国产精品好好热在线观看,2022国产精品自在自线

NI-LabVIEW 2025

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于FPGA的圖像調(diào)焦系統(tǒng)研究

基于本模塊的輸入端口直接輸入DVI信號，并非直接的采集圖像端口，在實(shí)際應(yīng)用中需要完成整個調(diào)焦過程，增加控制電機(jī)的控制電路模塊，并對整個調(diào)焦過程的實(shí)時性進(jìn)行綜合*價。另外，基于圖像技術(shù)的自動調(diào)焦方法有一個非常重要的應(yīng)用前景是與CMOS圖像傳感器集成。由于CMOS圖像傳感器與FPGA采用了相同的制造工藝，所以是可以集成的。CMOS圖像傳感器集成了自動調(diào)焦功能后，不僅可以簡化成像系統(tǒng)中自動調(diào)焦部分的設(shè)計，還提高了其與CCD圖像傳感器的競爭力。

發(fā)表于：9/26/2011

基于FPGA的時鐘設(shè)計

對于一個設(shè)計項目來說，全局時鐘是最簡單和最可預(yù)測的時鐘。在PLD／FPGA設(shè)計中最好的時鐘方案是由專用的全局時鐘輸入引腳驅(qū)動的單個主時鐘去鐘控設(shè)計項目中的每一個觸發(fā)器。只要可能就應(yīng)盡量在設(shè)計項目中采用全局時鐘。PLD／FPGA都具有專門的全局時鐘引腳，它直接連到器件中的每一個寄存器。這種全局時鐘提供器件中最短的時鐘到輸出的延時。

發(fā)表于：9/26/2011

基于FPGA的鐵軌檢測算法設(shè)計與研究

介紹一種基于FPGA的鐵軌檢測方法，包括嵌入式圖像處理系統(tǒng)的硬件平臺搭建和基于FPGA的圖像處理算法的研究。采用基于FPGA的軟核技術(shù)，完成圖像增強(qiáng)和復(fù)原、邊緣檢測、閾值分割、連通域搜索等圖像處理基本算法，實(shí)現(xiàn)在圖像中完成鐵軌區(qū)域的提取。

發(fā)表于：9/26/2011

SOPC設(shè)計中的兩種片上總線分析與比較

片上總線是實(shí)現(xiàn)SoC中IP核連接最常見的技術(shù)手段,它以總線方式實(shí)現(xiàn)IP核之間的數(shù)據(jù)通信。片上總線規(guī)范一般需要定義各個模塊之間初始化、仲裁、請求傳輸、響應(yīng)、發(fā)送接收等過程中的驅(qū)動、時序、策略等關(guān)系。

發(fā)表于：9/25/2011

基于SOPC技術(shù)的交通事故自動處理設(shè)備

本設(shè)備設(shè)計目標(biāo)：當(dāng)機(jī)動車行駛途中遇到車禍，車主可首先通過該設(shè)備通過配備的GPS進(jìn)行定位，通過設(shè)備上的GSM與交管部門取得聯(lián)系，通過設(shè)備上的攝像機(jī)記錄車禍現(xiàn)場和車牌號等相關(guān)信息，設(shè)備還可搭載基于SOPC上的無線電通訊設(shè)備實(shí)現(xiàn)與相關(guān)部門的語音通訊。

發(fā)表于：9/25/2011

FPGA低功耗設(shè)計的小提示

FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。

發(fā)表于：9/25/2011

爾必達(dá)25nm制程4Gbit內(nèi)存顆粒開發(fā)完成

爾必達(dá)曾宣布采用25nm工藝制造的2Gbit內(nèi)存顆粒正式開始出貨。今日該公司正式發(fā)表公告稱，采用25nm新工藝制造的4GbitDDR3SDRAM顆粒研發(fā)完成，芯片面積在同類產(chǎn)品(4GbitDRAM顆粒）中屬世界最小。

發(fā)表于：9/24/2011

浮點(diǎn)LMS算法的FPGA實(shí)現(xiàn)

本文正是基于這種高效結(jié)構(gòu)的多輸入FPA，在FPGA上成功實(shí)現(xiàn)了基于浮點(diǎn)運(yùn)算的LMS算法。測試結(jié)果表明，實(shí)現(xiàn)后的LMS算法硬件資源消耗少、運(yùn)算速度快且收斂性能與理論值相近。

發(fā)表于：9/24/2011

基于SOPC技術(shù)的虛擬示波器設(shè)計

模擬示波器由于無法高效地觀察實(shí)驗(yàn)結(jié)果、數(shù)據(jù)處理功能弱等缺點(diǎn)，已逐漸被數(shù)字示波器所取代，但數(shù)字示波器價格昂貴。虛擬儀器是在通用計算機(jī)平臺上，用戶利用軟件根據(jù)自已的需求定義設(shè)計儀器的測量功能，其可以大大拓展傳統(tǒng)儀器的功能，降低儀器成本，并可通過軟件實(shí)現(xiàn)數(shù)據(jù)的復(fù)雜分析、運(yùn)算和海量存儲等功能。LabWindows/CVI是1種常用的虛擬儀器設(shè)計軟件，為用戶提供了功能強(qiáng)大的虛擬儀器系統(tǒng)開發(fā)平臺。為此，本文以LabWindows/CVI為開發(fā)平臺，利用FPGA中嵌入的NiosⅡ軟核構(gòu)成的SOPC系統(tǒng)，設(shè)計一種雙通道虛擬示波器，以達(dá)到一般傳統(tǒng)示波器的性能指標(biāo)。

發(fā)表于：9/23/2011

Micro/sys 采用賽靈思 Spartan-6 FPGA推出集成了FPGA與ARM Cortex-A8處理器的單板計算機(jī)

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，Micro/sys 公司采用集成了MicroBlaze? 處理器子系統(tǒng)的Spartan®-6 FPGA 和 ARM® Cortex?-A8 處理器推出了一款小型低功耗高穩(wěn)健型計算機(jī)板。該最新商用 Micro/sys SBC1651 單板計算機(jī) (SBC) 使嵌入式用戶不僅能夠用一個單板處理各種應(yīng)用的不同 I/O（輸入/輸出）配置任務(wù)，同時還可降低生產(chǎn)成本，縮短產(chǎn)品上市時間。

發(fā)表于：9/23/2011