久久久3P,欧美熟妇xxzoxxzo视频,亚洲日韩欧美一区久久久久久久我

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

Simulink Code Inspector 加強了 MathWorks 對 DO-178 認證的支持

MathWorks 在2011b版 (R2011b) MATLAB 和 Simulink 產(chǎn)品系列中新引入了 Simulink Code Inspector，該產(chǎn)品促進了對基于 Simulink 模型生成的源代碼的檢查。航空工程師們現(xiàn)在可以使用 Simulink Code Inspector 來創(chuàng)建詳細的模型到代碼和代碼到模型的檢查報告，幫助實現(xiàn)了 DO-178B 表 A-5 中規(guī)定的源代碼驗證和可追蹤目標。　

發(fā)表于：9/6/2011

Microsemi宣布提供SmartFusion cSoC成本優(yōu)化版本

致力于提供幫助功率管理、安全、可靠與高性能半導體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣布提供經(jīng)成本優(yōu)化的SmartFusion®可定制單芯片系統(tǒng) (customizable system-on-chip, cSoC) 器件A2F060，該器件備有商用和工業(yè)溫度等級型款，專門針對大批量應(yīng)用而設(shè)計，包括馬達和運動控制、游戲機、太陽能逆變器，以及臨床和成像醫(yī)療電子設(shè)備。

發(fā)表于：9/5/2011

一種基于Spartan3E的DDS優(yōu)化設(shè)計

在高可靠應(yīng)用領(lǐng)域，如果設(shè)計得當，將不會存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還表現(xiàn)在，幾乎可將整個系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，易于管理和屏蔽。所以，本文將在對DDS的基本原理進行深入理解的基礎(chǔ)上，采用多級流水線控制技術(shù)對DDS的VHDL語言實現(xiàn)進行優(yōu)化，同時考慮到系統(tǒng)設(shè)計中的異步接口的同步化設(shè)計問題，把該設(shè)計適配到Xilinx公司的最新90nm工藝的Spartan3E系列的FPGA中。

發(fā)表于：9/5/2011

基于DSP和FPGA的多波形雷達回波中頻模擬器實現(xiàn)

本文論述一種自主產(chǎn)生式的雷達回波模擬器中頻部分的設(shè)計實現(xiàn)方法，該模擬器可產(chǎn)生脈沖單頻、脈沖線性調(diào)頻、步進頻、步進頻+線性調(diào)頻等多種波形的雷達回波信號，并可產(chǎn)生雙目標和參數(shù)可控的帶限高斯白噪聲，可模擬主要的干擾類型;輸出信號既可以直接用于信號處理機的中頻注入式測試，也可上變頻后用于雷達系統(tǒng)的射頻條件下的各種測試驗證。以下對該中頻雷達回波模擬器的實現(xiàn)方法予以詳細闡述。

發(fā)表于：9/5/2011

基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計

本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計流程，驗證了利用現(xiàn)有IP Core設(shè)計的可行性和高效性。在設(shè)計過程中，硬件(實驗評估板)的設(shè)計和基于IP Core的算法設(shè)計可同步進行，避免了兩者因異步帶來的設(shè)計周期的延長。實踐證明本文的設(shè)計思路和實現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺的設(shè)計方案。

發(fā)表于：9/5/2011

基于SOPC的EDSL Modem的研制

EDSL Modem硬件平臺的搭建主要使用了 Altera公司的 FPGA Cyclone EP1C6Q240C8芯片，它擁有充足的可編程邏輯資源內(nèi)嵌32位Nios-II軟核處理器來實現(xiàn)整個可編程嵌入式系統(tǒng)。系統(tǒng)的主要功能由FPGA實現(xiàn)，硬件電路除 FPGA外只需加上存儲器件、以太網(wǎng)控制芯片和前端AD/DA轉(zhuǎn)換芯片即可。本系統(tǒng)主要使用了一片 8M Byte Flash,一片16M Byte SDRAM，以及以太網(wǎng)接口控制芯片等作為FPGA的外圍設(shè)備，硬件結(jié)構(gòu)簡單明了，極大提高了系統(tǒng)的可靠性。FPGA系統(tǒng)運行時鐘為50MHz，充分保證了系統(tǒng)的運行速度。在硬件平臺的搭建中主要用到了Altera公司的Quartus-II與SOPC Builder軟件，其中 Quartus-II能進行系統(tǒng)及各邏輯部件的設(shè)計輸入、編譯、仿真、綜合、布局布線，并進行位流文件的下載和配置文件的燒錄，以及使用片內(nèi)邏輯分析儀進行分析和驗證。 SOPC Builder嵌入在Quartus-II開發(fā)系統(tǒng)內(nèi),是一個自動系統(tǒng)開發(fā)工具,能夠自動進行系統(tǒng)定義,完成 SOPC開發(fā)的集成過程。在SOPC Builder 中選取系統(tǒng)所需部件,并自動生成每個

發(fā)表于：9/4/2011

基于Virtex-5 FPGA的高速串行傳輸系統(tǒng)的設(shè)計與實現(xiàn)

目前，高速串行接口取代并行拓撲結(jié)構(gòu)已經(jīng)是大勢所趨。當今很多公用互連標準(如USB，PCI-Express)都是基于串行連接來實現(xiàn)高速傳輸?shù)?。相比于并行總線，串行連接的物理緊密度和鏈路韌性具有很多優(yōu)勢。因此，很多傳輸領(lǐng)域都轉(zhuǎn)向了串行傳輸，如筆記本電腦顯示互連、高速背板互連和存儲器內(nèi)部互連。該系統(tǒng)涉及到的技術(shù)主要包括：光纖傳輸、PCIE(PCI-Express)傳輸和DDR緩存技術(shù)，以及這幾種技術(shù)在FPGA中融合為一個完整的串行傳輸鏈路，并實現(xiàn)了在兩臺服務(wù)器之間的高速數(shù)據(jù)傳輸測試，這對于實際工程應(yīng)用具有重要的現(xiàn)實意義。

發(fā)表于：9/4/2011

基于CPLD的IRIG-B碼對時方式在繼電保護裝置中的應(yīng)

　基于GPS的對時方式有3種：1)脈沖對時方式;2)串行口對時方式;3)IRIG-B時間編碼對時方式。脈沖對時和串行口對時各有優(yōu)缺點，前者精度高但是無法直接提供時間信息，而后者對時精度比較低。IRIG-B碼對時方式兼顧了兩者的優(yōu)點，是一種精度很高并且又含有絕對的精確時間信息的對時方式，采用IRIC-B碼對時，就不再需要現(xiàn)場總線的通信報文對時，也不再需要GPS輸出大量脈沖節(jié)點信號。國家電網(wǎng)公司發(fā)布的技術(shù)規(guī)范中明確要求新投運的需要授時的變電站自動化系統(tǒng)間隔層設(shè)備，原則上應(yīng)采用IRIG-B碼(DC)方式實現(xiàn)對時。

發(fā)表于：9/3/2011

FPGA基礎(chǔ)之時序設(shè)計

文章標題：FPGA基礎(chǔ)之時序設(shè)計。中國IT實驗室嵌入式開發(fā)頻道提供最全面的嵌入式開發(fā)培訓及行業(yè)的信息、技術(shù)以及相關(guān)資料的下載.

發(fā)表于：9/3/2011

如何在FPGA中實現(xiàn)圖像格式轉(zhuǎn)換

首先由同步視頻輸入MegaCore 功能來處理SDI 視頻數(shù)據(jù)。該功能將同步視頻格式數(shù)據(jù)（例如， BT656 或者DVI）轉(zhuǎn)換為流控制Avalon 流（Avalon-ST）視頻協(xié)議，實現(xiàn)與數(shù)據(jù)通路后面其他視頻處理功能的鏈接。

發(fā)表于：9/2/2011