頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現高級自動化 隨著工業(yè)領域向實現工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統需求與日俱增。 然而，實施數字化轉型并非總是一帆風順。企業(yè)必須在現有環(huán)境中集成這些先進系統，同時應對軟件孤島、互聯網時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 基于CPLD的IRIG-B碼對時方式在繼電保護裝置中的應 基于GPS的對時方式有3種：1)脈沖對時方式;2)串行口對時方式;3)IRIG-B時間編碼對時方式。脈沖對時和串行口對時各有優(yōu)缺點，前者精度高但是無法直接提供時間信息，而后者對時精度比較低。IRIG-B碼對時方式兼顧了兩者的優(yōu)點，是一種精度很高并且又含有絕對的精確時間信息的對時方式，采用IRIC-B碼對時，就不再需要現場總線的通信報文對時，也不再需要GPS輸出大量脈沖節(jié)點信號。國家電網公司發(fā)布的技術規(guī)范中明確要求新投運的需要授時的變電站自動化系統間隔層設備，原則上應采用IRIG-B碼(DC)方式實現對時。 發(fā)表于：9/3/2011 FPGA基礎之時序設計 文章標題：FPGA基礎之時序設計。中國IT實驗室嵌入式開發(fā)頻道提供最全面的嵌入式開發(fā)培訓及行業(yè)的信息、技術以及相關資料的下載. 發(fā)表于：9/3/2011 如何在FPGA中實現圖像格式轉換 首先由同步視頻輸入MegaCore 功能來處理SDI 視頻數據。該功能將同步視頻格式數據（ 例如， BT656 或者DVI） 轉換為流控制Avalon 流（Avalon-ST） 視頻協議，實現與數據通路后面其他視頻處理功能的鏈接。 發(fā)表于：9/2/2011 基于ARM+FPGA架構的三維圖形加速系統 基于ARM+FPGA架構的三維圖形加速系統,引言隨著圖形處理的巨額運算量，CPU變得不堪重負。此時，需要使用特定的硬件設備來為嵌入式CPU承擔圖形處理的任務。具有三維圖形硬件加速能力的ARM+FPGA架構嵌入式圖形系統就是其中一種解決方案。其中，ARM處 發(fā)表于：9/2/2011 SOPC中NiosII的LCD顯示驅動IP設計 針對SOPC Builder系統沒有提供128064液晶模塊驅動的問題，以CBGl28064液晶模塊為例，采用有限狀態(tài)機，用Verilog HDL語言設計了顯示驅動IP核，并構建了基于NiosII嵌入式處理器的片上系統。通過把顯示驅動IP核下載到Cyclone系列FPGA上，驗證了該設計的可行性。 發(fā)表于：9/2/2011 賽靈思中國電子展西部論壇做主題演講同時榮膺“2011年最佳FPGA技術獎” 全球可編程平臺領導廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布在近期在西安曲江國際會展中心舉行的中國(西安)電子展西部論壇上，賽靈思亞太區(qū)市場與銷售總監(jiān)張宇清代表賽靈思做“可編程加速西部‘中國智造’”的主題演講，并與出席開幕式的陜西省委常委、常務副省長婁勤儉，中國電子學會副理事長兼秘書長劉汝林、工業(yè)和信息化部總經濟師周子學、中國科學院院士李未等領導及業(yè)界知名人士會面。與此同時， 賽靈思還參與了中國電子報同期主辦的“2011中國FPGA產業(yè)發(fā)展論壇及頒獎儀式?！睘楸碚?011年賽靈思在28nm工藝節(jié)點所做出的諸多技術創(chuàng)新， 中國電子報把“2011年最佳FPGA技術獎”授予賽靈思公司。 發(fā)表于：9/2/2011 基于ARM和FPGA架構的三維圖形加速系統 本文設計了基于ARM和FPGA的嵌入式圖形系統，使用FPGA在硬件上實現三維圖形處理，緩解嵌入式CPU在處理三維圖形時因計算量過大而導致系統效率降低的問題。圖像顯示符合人眼對圖像連續(xù)性的要求。 發(fā)表于：9/1/2011 Premier Farnell與SemiSouth簽署全球分銷協議 Premier Farnell plc（倫敦證券交易所股票代碼：pfl）于今日宣布與SemiSouth Laboratories, Inc.簽署全球庫存分配協議。SemiSouth 是領先的碳化硅 (SiC) 二極管和晶體管技術制造商，可進行高功率、高效率、苛刻環(huán)境下的電源管理和轉換應用。 發(fā)表于：9/1/2011 在FPGA上建立一個UWB脈沖發(fā)生器 用大多數FPGA都可以實現一個數字UWB（超寬帶）脈沖發(fā)生器。本設計可以創(chuàng)建一個兩倍于FPGA時鐘頻率的脈沖信號。以前的設計要采用異步延遲，才能制造出所需頻率的脈沖。不過該設計需要一只支持三態(tài)上拉的FPGA，如Xilinx公司的Virtex2。這種方案亦需要手工布局與布線。今天的FPGA都不支持三態(tài)上拉。 發(fā)表于：9/1/2011 基于FPGA的智能超聲波功率源的設計 本文介紹了一種基于直接數字合成(Direct Digital Synthesis，DDS)技術的超聲波功率源的設計。詳細介紹了基于現場可編程邏輯門陣列(FPGA)的DDS信號產生電路、功率放大電路以及超聲波功率源與換能器的匹配設計，與傳統的DDS相比，本系統的功率已經達到工業(yè)應用的水平。 發(fā)表于：9/1/2011 ?…352353354355356357358359360361…?
