东京一本一到二三四区,久久精品影视

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領域向實現(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。

基于SoPC/NIOS II的信號發(fā)生器設計與實現(xiàn)

運用基于NIOS II嵌入式處理器的SoPC技術，設計了一個任意信號發(fā)生器，不僅可以輸出正弦波、方波、三角波和鋸齒波等常見波形，且各波形的頻率和幅度可調，可根據(jù)用戶需要進行現(xiàn)場編程，具有控制靈活、輸出頻率穩(wěn)定、準確、波形質量好和輸出頻率范圍寬等優(yōu)點。

發(fā)表于：8/18/2011

CPLD在有源電力濾波器中的應用

針對諧波污染問題，設計并實現(xiàn)了一種由上、下位機組成的并聯(lián)型有源電力濾波器。以TMS320C5416 DSP為核心的下位機控制模塊為背景，重點介紹了CPLD對其外圍器件的邏輯接口設計，主要包括外圍器件的片選和讀寫控制、DSP的中斷管理和時鐘信號的分頻處理等。開發(fā)軟件使用QuartusⅡ，通過硬件描述語言VHDL對其功能進行描述，并在波形編輯器中完成邏輯時序的仿真。

發(fā)表于：8/18/2011

2015年12英寸晶圓產(chǎn)量將增長近一倍

到2015年，代工廠商和集成設備制造商(IDM)將利用12英寸晶圓生產(chǎn)87.53億平方英寸的硅片，而2010年是47.994億，五年的復合年度增長率為12.8%。今年，IDM將利用12英寸晶圓生產(chǎn)大約56.085億平方英寸的硅片。

發(fā)表于：8/18/2011

臺積電28nm不樂觀 Q4僅能貢獻1%的收入

臺積電是眾多無工廠半導體企業(yè)的命根，但近兩年這家全球頭一號代工廠卻屢屢令人失望?，F(xiàn)如今40nm是大放異彩了，下一代28nm卻有重蹈覆轍的傾向。

發(fā)表于：8/18/2011

基于89C55和FPGA的頻率特性測試儀

頻率特性是一個系統(tǒng)(或元件)對不同頻率輸入信號的響應特性，是一個網(wǎng)絡最重要的特性之一。幅頻特性和相頻特性綜合稱為頻率特性。測量頻率的方法有點頻法和掃頻法。傳統(tǒng)的模擬式掃頻儀價格昂貴、體積龐大，不能直接得到相頻特性，給使用帶來諸多不便。為此，設計了數(shù)字掃頻式頻率特性測試儀。

發(fā)表于：8/18/2011

基于FPGA的外部存儲器設計

本文介紹了FPGA外部存儲器的設計方法，可以有效地解決雷達實時信號處理過程中海量數(shù)據(jù)的存儲問題，同時也可以充分利用FPGA去控制SDRAM和FLASH，不僅保證了資源的充分利用，也可以有效地滿足信號處理過程中的高速實時的要求。另外，可以根據(jù)FPGA型號的不同，適當?shù)馗耐獠看鎯ζ?，以滿足不同的應用場合。

發(fā)表于：8/18/2011

利用Spartan-6設計智能驅動控制系統(tǒng)

賽靈思設計服務部(XDS)已經(jīng)為ISM領域的一家主要廠商開發(fā)出了一款基于FPGA、支持CANopen和EtherCAT接口的電機控制平臺原型來解決這些問題。賽靈思設計服務部的工作是設計并實現(xiàn)一個功能齊備的模塊化系統(tǒng)，以便在客戶的新一代智能驅動器中重用。通過在模塊化系統(tǒng)架構中集成賽靈思Spartan-6 FPGA SP605評估套件基礎目標設計平臺以及第三方IP核，提供先進的電機控制算法和工業(yè)網(wǎng)絡支持，實現(xiàn)了一款高效、可擴展的設計方案。

發(fā)表于：8/18/2011

基于PXIE總線的高速CCD數(shù)字圖像采集系統(tǒng)設計

本文介紹了一種基于PXIE總線和Camera Link協(xié)議的高速CCD圖像采集系統(tǒng)的設計方案。該方案給出了一種Camera Link硬件接口電路的設計思路，并且選用Xilinx公司的Virtex-5 LX50T型FPGA作為整個采集系統(tǒng)的核心處理器，同時對Virtex-5自帶的IPcore進行研究和開發(fā)，實現(xiàn)Camera Link采集卡通過PXIE總線與上位機進行串行通信。在試驗過程中，F(xiàn)PGA設計靈活，開發(fā)周期短的優(yōu)點充分得以體現(xiàn)，為下一步的高速圖像采集系統(tǒng)的研制奠定了基礎。

發(fā)表于：8/18/2011

基于FPGA的FIR數(shù)字濾波器的優(yōu)化設計

FPGA最明顯的優(yōu)勢在于其實現(xiàn)數(shù)字信號處理算法的并行性，可以顯著提高濾波器的數(shù)據(jù)吞吐率，隨著FPGA技術的不斷發(fā)展，現(xiàn)在的FPGA不僅包含查找表、寄存器、多路復用器、分布式塊存儲器，而且還嵌入專用的快速加法器、乘法器和輸入／輸出設備，因而成為高性能數(shù)字信號處理的理想器件。而在FPGA中，數(shù)字濾波器不同的實現(xiàn)方法所消耗的FPGA資源是不同的，且對濾波器的性能影響也有較大差異。基于此，本文從FIR濾波器的系數(shù)考慮，采用CSD編碼，對FIR數(shù)字濾波器進行優(yōu)化設計。

發(fā)表于：8/18/2011

基于CPLD/FPGA的多串口設計與實現(xiàn)[圖]

在工業(yè)控制中如何提高一對多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點。本文利用嵌入式技術，提出基于CPLD/FPGA的多串口擴展設計方案。實現(xiàn)并行口到多個全雙工異步通訊口之間的轉換，并根據(jù)嵌入式系統(tǒng)實時性的需要，在每個UART接收器中開辟了8個接收緩沖單元，實現(xiàn)高速嵌入式CPU與RS232通訊設備之間的速度匹配，同時，串行口波特率等參數(shù)可根據(jù)需要進行設置。通過實踐證明，本文設計的基于CPLD/FPGA的多串口完全符合工業(yè)控制中一對多串口通訊的要求。

發(fā)表于：8/17/2011