中文字幕在线观看第一页,久久久久久久激情综合色

頭條

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

基于FPGA的步進(jìn)電機(jī)加減速控制器的設(shè)計(jì)

本系統(tǒng)尋求一種基于FPGA控制的按指數(shù)規(guī)律升降速的離散控制算法，經(jīng)多次運(yùn)行，達(dá)到預(yù)期目標(biāo)。本設(shè)計(jì)按照步進(jìn)電機(jī)的動(dòng)力學(xué)方程和矩頻特性曲線推導(dǎo)出按指數(shù)曲線變化的升降速脈沖序列的分布規(guī)律，因?yàn)榫仡l特性是描述每一頻率下的最大輸出轉(zhuǎn)矩，即在該頻率下作為負(fù)載加給步進(jìn)電機(jī)的最大轉(zhuǎn)矩。因此把矩頻特性作為加速范圍下可以達(dá)到(但不能超過(guò))的最大輸出轉(zhuǎn)矩來(lái)擬訂升降速脈沖序列的分布規(guī)律，就接近于最大轉(zhuǎn)矩控制的最佳升降速規(guī)律。這樣能夠使得頻率增高時(shí)，保證輸出最大的力矩，即能夠?qū)ψ畲蟮牧剡M(jìn)行跟隨，能充分的發(fā)揮步進(jìn)電機(jī)的工作性能，使系統(tǒng)具有良好的動(dòng)態(tài)特性。

發(fā)表于：8/9/2011

FPGA設(shè)計(jì)中毛刺信號(hào)解析

任何組合電路、反饋電路和計(jì)數(shù)器都可能是潛在的毛刺信號(hào)發(fā)生器，但毛刺并不是對(duì)所有輸入都有危害，如觸發(fā)器的D輸入端，只要毛刺不出現(xiàn)在時(shí)鐘的上升沿并滿足數(shù)據(jù)的建立保持時(shí)間，就不會(huì)對(duì)系統(tǒng)造成危害。而當(dāng)毛刺信號(hào)成為系統(tǒng)的啟動(dòng)信號(hào)、控制信號(hào)、握手信號(hào)，觸發(fā)器的清零信號(hào)(CLEAR)、預(yù)置信號(hào)(PRESET)、時(shí)鐘輸入信號(hào)(CLK)或鎖存器的輸入信號(hào)時(shí)就會(huì)產(chǎn)生邏輯錯(cuò)誤。在實(shí)際設(shè)計(jì)過(guò)程中，應(yīng)盡量避免將帶有毛刺的信號(hào)直接接入對(duì)毛刺敏感的輸入端上，對(duì)于產(chǎn)生的毛刺，應(yīng)仔細(xì)分析毛刺的來(lái)源和性質(zhì)，針對(duì)不同的信號(hào)，采取不同的解決方法加以消除。

發(fā)表于：8/9/2011

基于FPGA的PCM3032路系統(tǒng)信號(hào)同步數(shù)字復(fù)接設(shè)計(jì)

本文主要依據(jù)PCM30／32基群信號(hào)的特點(diǎn)，結(jié)合FPGA建模仿真，利用QuartusⅡ8．0仿真綜合軟件，實(shí)現(xiàn)4路低速信號(hào)的同步時(shí)分復(fù)用，提高信號(hào)傳輸效率；并在分解端將其分解還原為4路原始信號(hào)。功能仿真結(jié)果正確，在允許的信號(hào)延時(shí)下實(shí)現(xiàn)了系統(tǒng)主要功能。系統(tǒng)基于FPGA的設(shè)計(jì)，便于功能修改和擴(kuò)展，只需實(shí)時(shí)修改內(nèi)部參數(shù)即可。

發(fā)表于：8/9/2011

基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)

但在實(shí)際應(yīng)用中，待識(shí)別的目標(biāo)圖像需要經(jīng)過(guò)圖像預(yù)處理和畸變處理等操作。針對(duì)圖像的實(shí)時(shí)處理要求，本文將聯(lián)合變換相關(guān)識(shí)別系統(tǒng)與數(shù)字信號(hào)處理中的雙CPU技術(shù)相結(jié)合，采用“FPGA+DSP+ARM”架構(gòu)，研究與設(shè)計(jì)一種新型的光電混合圖像識(shí)別系統(tǒng)。利用TMS320C6416與FPGA完成目標(biāo)圖像的采集與處理，利用ARM9處理器S3C2440完成對(duì)相關(guān)功率譜的采集與目標(biāo)圖像識(shí)別，從而實(shí)現(xiàn)畸變不變模式識(shí)別的快速和準(zhǔn)確性。并實(shí)現(xiàn)了該系統(tǒng)的智能化和網(wǎng)絡(luò)化。

發(fā)表于：8/9/2011

淺談綜合布線系統(tǒng)施工工藝

本文主要論述在施工過(guò)程中綜合布線系統(tǒng)的施工工藝，對(duì)布線系統(tǒng)中的端接設(shè)備安裝及續(xù)接、面板安裝、光纖施工、信息插座和光纜芯線終端安裝、線纜敷設(shè)和終接、機(jī)柜及配線架安裝、布線管理等方面進(jìn)行闡述，供同仁借鑒。

發(fā)表于：8/9/2011

Kyma公司推高摻雜的n+型氮化鎵體單晶襯底

美國(guó)Kyma公司新推出高摻雜n+型氮化鎵體單晶襯底，尺寸為10´10mm-2和18´18mm-2,同時(shí)他們也正在研發(fā)直徑2英寸的氮化鎵襯底，下一步是進(jìn)入量產(chǎn)階段。這次Kyma新研制的高摻雜n+型氮化鎵襯底的電阻率小于0.02歐姆厘米，導(dǎo)電能力得到極大提高，電阻率比他們以前的n型氮化鎵襯底低兩個(gè)數(shù)量級(jí)。此外，Kyma也成功開(kāi)發(fā)了高摻雜n+型氮化鎵襯底晶片，n型載流子濃度達(dá)到了6´1018cm-3，對(duì)應(yīng)電阻率僅為0.005歐姆厘米。Kyma公司此前的n型氮化鎵產(chǎn)品仍然在出售，以后將被標(biāo)記為n-型號(hào)。

發(fā)表于：8/9/2011

基于FPGA二次群分接器的實(shí)現(xiàn)

本文對(duì)二次群的分接處理，提出了一種基于FPGA的方案，介紹了二次群的幀結(jié)構(gòu)，給出了幀頭捕獲、幀丟失告警、負(fù)碼速調(diào)整等VHDL語(yǔ)言的關(guān)鍵程序。在QUARTUSII軟件中編譯完成，資源僅占用三十多個(gè)LE，給二次群設(shè)備的設(shè)計(jì)提供了一種參考，具有很高的應(yīng)用價(jià)值。

發(fā)表于：8/9/2011

納米管有毒追蹤：罪魁禍?zhǔn)譃樯a(chǎn)工藝！

美國(guó)半導(dǎo)體研究聯(lián)盟機(jī)構(gòu)SemiconductorResearchCorp.（SRC）發(fā)現(xiàn)，納米管（nanotube）本身可能并不像先前的一些報(bào)告所說(shuō)的具有毒性。

發(fā)表于：8/9/2011

PCB敷銅工藝優(yōu)劣淺析

敷銅作為PCB設(shè)計(jì)的一個(gè)重要環(huán)節(jié)，不管是國(guó)產(chǎn)的青越鋒PCB設(shè)計(jì)軟件，還國(guó)外的一些Protel,PowerPCB都提供了智能敷銅功能，那么怎樣才能敷好銅，我將自己一些想法與大家一起分享，希望能給同行帶來(lái)益處。所謂覆銅

發(fā)表于：8/9/2011

三星使用Cadence統(tǒng)一數(shù)字流程實(shí)現(xiàn)20nm芯片流片

CadenceEncounter工具集成平臺(tái)的流程與方法學(xué)的應(yīng)用，滿足了三星片上系統(tǒng)(SoC)產(chǎn)品對(duì)于高級(jí)20納米工藝技術(shù)的需要。該流程處理了IP集成與驗(yàn)證，以及20納米工藝的復(fù)雜設(shè)計(jì)規(guī)則。

發(fā)表于：8/9/2011