頭條 AMD慶祝賽靈思成立40周年 40 年前,賽靈思(Xilinx)推出了一種革命性的設(shè)備,讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列(FPGA)使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行,而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題,設(shè)備可以在那里重新編程。 最新資訊 基于CPLD/FPGA的多串口設(shè)計與實現(xiàn) 本文詳細(xì)介紹了CPLD/FPGA多串口設(shè)計的內(nèi)部構(gòu)成,對各個模塊的工作原理和關(guān)鍵信號進行了分析,給出了EDA軟件仿真形波和測試結(jié)果。通過對FPGA/CPLD多串口的設(shè)計與實現(xiàn),為嵌入式系統(tǒng)中串口的擴展提供了一定的幫助。 發(fā)表于:8/2/2011 移頻鍵控信號測量系統(tǒng)設(shè)計 為了提高鐵路機車中移頻鍵控信號的測量精度,給出了一種利用FPGA和ARM處理器測量頻率的方法。該方法在FPGA中利用量化時鐘實時測量一組FSK信號周期長度,并將測量數(shù)據(jù)存儲在FPGA內(nèi)部設(shè)計的雙口RAM中。FPGA通過設(shè)計的串口模塊將測量數(shù)據(jù)送給ARM處理器,ARM處理器對產(chǎn)生測量誤差的主要原因進行分析,并對上、下邊頻切換時產(chǎn)生的畸變數(shù)據(jù)進行處理,給出了時間間隔測量誤差的分析和補償方法。實驗表明,該系統(tǒng)具有較好的抗擾動能力,能夠滿足一般工業(yè)現(xiàn)場測試速率和精度的要求。 發(fā)表于:8/2/2011 一種基于FPGA“乒乓球比賽游戲機”的設(shè)計 可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢,廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域,近年來在消費電子領(lǐng)域中的應(yīng)用也日漸增加。為進一步挖掘FPGA在家庭娛樂如游戲機開發(fā)與應(yīng)用中的巨大商機,介紹了一款以Altera公司FP-GA芯片為控制核心,附加少量外圍電路組成的乒乓球比賽游戲機。整個系統(tǒng)設(shè)計模塊劃分清晰:包括裁判端、選手端、控制端、顯示端及模擬乒乓球臺;功能齊全:包括發(fā)球權(quán)控制、犯規(guī)提示、局?jǐn)?shù)比分顯示等,模擬實際乒乓球比賽相似程度高。采用了VHDL語言編程實現(xiàn),在QuartusⅡ8.1集成環(huán)境下進行了模擬仿真,結(jié)果表明在設(shè)定的比賽規(guī)則下,游戲機運行正常,通過進一步優(yōu)化可將其商品化,推入市場。 發(fā)表于:8/2/2011 基于SRAM的可重配置電路PLD 基于SRAM的可重配置PLD(可編程邏輯器件)的出現(xiàn),為系統(tǒng)設(shè)計者動態(tài)改變運行電路中PLD的邏輯功能創(chuàng)造了條件。PLD使用SRAM單元來保存字的配置數(shù)據(jù)決定了PLD內(nèi)部互連和功能,改變這些數(shù)據(jù),也就改變了器件的邏輯功能。 發(fā)表于:8/2/2011 FPGA/CPLD助學(xué)小組 來啦! 發(fā)表于:8/2/2011 德州儀器 PowerStack 封裝技術(shù)投入量產(chǎn) 日前,德州儀器 (TI) 宣布 PowerStackTM 封裝技術(shù)產(chǎn)品出貨量已突破 3000 萬套,該技術(shù)可為電源管理器件顯著提高性能,降低功耗,并改進芯片密度。 發(fā)表于:8/2/2011 基于NiosⅡ的嵌入式高速邏輯分析儀 本設(shè)計通過在 Cyclone芯片中嵌入軟 CPU、數(shù)字 PLL、FIFO和 UART,實現(xiàn)了單片式 8路高速數(shù)字信號分析儀。可用鍵盤改變采樣速率,滿足對不同速率的數(shù)字信號進行采樣;用點陣式 LCD顯示所采集的 8路數(shù)字信號;也可通過串口將采集的數(shù)據(jù)傳輸?shù)?PC機進行存儲、處理和顯示。本設(shè)計的時鐘頻率昀高可 250MHz(CycloneⅡ芯片所支持的昀高工作頻率),從而可以對 8路波特率為 50Mbs的數(shù)字信號進行采集與顯示。 發(fā)表于:8/1/2011 基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計 本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計了一個多路信號采集電路,包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換,CPLD控制等。采用硬件描述語言Verilog HDL編程,通過采用CPLD使數(shù)據(jù)采集的實時性得到提高。 發(fā)表于:8/1/2011 基于Nios的溫備份智能容錯系統(tǒng)的設(shè)計 如何保證系統(tǒng)的可靠性,是當(dāng)今科技應(yīng)用研究的熱點。現(xiàn)在常用的方法是:采用冗余技術(shù)提高系統(tǒng)的可靠性。常用的技術(shù)有:冷備份、溫備份和熱備份。冷備份指后備系統(tǒng)未運行;溫備份指后備系統(tǒng)在工作系統(tǒng)停止之前啟動并同步后才能停止運行系統(tǒng);熱備份指后備系統(tǒng)運行并保持與工作系統(tǒng)時時同步。這些技術(shù)各有優(yōu)缺點。熱備份需要時時保持后援系統(tǒng)與工作系統(tǒng)的狀態(tài)一致,那么后援系統(tǒng)必須時時運行,降低了系統(tǒng)的使用壽命,可冷備份又不能保證后援系統(tǒng)啟動后與工作系統(tǒng)的狀態(tài)一致。 發(fā)表于:8/1/2011 采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計方法 本文介紹了一種基于ARM和CPLD的嵌入式視覺系統(tǒng),可以實現(xiàn)顏色跟蹤。在硬件設(shè)計上,圖像采集和圖像處理分離,更利于系統(tǒng)功能的升級。而視覺處理算法更注重處理的效率和實時性,同時根據(jù)不同的需要有兩種模式可供選擇。最后給出了提高程序效率的一些建議和方法。與基于PC機的視覺系統(tǒng)相比,該系統(tǒng)功耗低、體積小,適合應(yīng)用于移動機器人等領(lǐng)域。 發(fā)表于:8/1/2011 ?…365366367368369370371372373374…?