波多野结衣电影继子我想,國產精品原創巨作av無遮擋

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于FPGA實現(xiàn)CPCI數(shù)據(jù)通信

以PCI9054為核心介紹了CPCI板卡與嵌入式CPU板卡之間高速數(shù)據(jù)通信系統(tǒng)接口的軟硬件設(shè)計。PCI9054因其靈活和方便的接口功能，使操作者只需關(guān)心LOCAL BUS接口電路的時序設(shè)計，并且利用其傳輸速率高的特性，可以幫助一些對實時性要求較高的系統(tǒng)解決其傳輸數(shù)據(jù)的問題。

發(fā)表于：7/26/2011

基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計與實現(xiàn)

本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計流程，驗證了利用現(xiàn)有IP Core設(shè)計的可行性和高效性。在設(shè)計過程中，硬件（實驗評估板）的設(shè)計和基于IP Core的算法設(shè)計可同步進行，避免了兩者因異步帶來的設(shè)計周期的延長。實踐證明本文的設(shè)計思路和實現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺的設(shè)計方案。

發(fā)表于：7/26/2011

Altera在亞洲13個城市舉辦2011年度技術(shù)巡展

活動：Altera®公司今天宣布與代理商合作，將于2011年8月至11月在亞太地區(qū)13個城市舉辦免費的技術(shù)研討會。研討會將在以下國家舉行：中國、韓國、馬來西亞、臺灣和印度。

發(fā)表于：7/26/2011

抗SEU存儲器的設(shè)計的FPGA實現(xiàn)

本設(shè)計中的抗SEU存儲器的設(shè)計可通過ACTEL的ProAsic系列A3P400 FPGA實現(xiàn)，并可使用與其配套的Liber08.5 EDA工具進行代碼的編輯和原理圖的繪制，并進行功能仿真與電路的綜合。通過仿真可以看到，本設(shè)計可以達(dá)到預(yù)期的目的，它既可實現(xiàn)存儲器的抗SEU設(shè)計，又可以滿足對存儲器使用靈活性的要求，而且具有功能完善、適應(yīng)性強、電路簡單等特點，非常適用于星載RAM的抗輻射電路設(shè)計。

發(fā)表于：7/26/2011

如何在賽靈思FPGA設(shè)計中保留可重復(fù)結(jié)果？

就獲得可重復(fù)結(jié)果而言，資源利用和頻率要求都很高的設(shè)計是最大的挑戰(zhàn)。它們也是可重復(fù)結(jié)果流程需求最高的設(shè)計。得到可重復(fù)結(jié)果的第一步是在 HDL設(shè)計階段運用設(shè)計合理的實踐。遵循出色的分層邊界實踐有助于保持邏輯整體性，而這在設(shè)計變更時有助于保持可重復(fù)結(jié)果。一條不錯的規(guī)則就是把那些需要整體優(yōu)化、實施和驗證的邏輯放在同一層級。另外需要記錄模塊的輸入和輸出。這樣就可以把時序路徑保持在模塊內(nèi)部，從而避免模塊改變時引起相互影響。最后，把所有需要放入更大 FPGA資源（如 Block RAM 或 DSP）的邏輯全部設(shè)置在相同層級。

發(fā)表于：7/26/2011

JPEG2000中5／3離散小波多層變換FPGA實現(xiàn)研究

本文提出了一種快速、有效的JPEG 2000 5／3小波變換的VLSI設(shè)計結(jié)構(gòu)，該結(jié)構(gòu)將數(shù)據(jù)的奇偶分裂、邊界延拓嵌入到地址產(chǎn)生單元對雙端口RAM的操作中，不需要額外的計算單元，采用移位-相加操作代替卷積操作，通過Verilog編寫RTL級代碼并進行功能仿真，最后完成了在FPGA上的驗證，最高時鐘頻率達(dá)到156 MHz，整體性能優(yōu)越。

發(fā)表于：7/26/2011

FPGA 是實現(xiàn)綠色搜索技術(shù)的關(guān)鍵

我們用這個項目探討了 FPGA 加速的可能性，并展示了 FPGA 作為數(shù)據(jù)中心綠色環(huán)保技術(shù)的巨大潛力。我們希望進一步擴展這項研究，調(diào)查文檔處理所需的全系列工作任務(wù)，如語法分析、詞干、索引、搜索以及過濾等。我們清楚地認(rèn)識到，現(xiàn)有系統(tǒng)在節(jié)能潛力方面很有限，我們希望研究能以業(yè)界最高效率專門執(zhí)行信息檢索任務(wù)的可定制硬件平臺。這樣，我們就能顯著加速算法的執(zhí)行，同時大幅度降低能耗，從而開發(fā)出更加環(huán)保、速度更快的數(shù)據(jù)中心。

發(fā)表于：7/26/2011

LZW改進壓縮算法的FPGA實現(xiàn)

LZW算法邏輯簡單，實現(xiàn)速度快，擅長于壓縮重復(fù)出現(xiàn)的字符串；無需事先統(tǒng)計各字符的出現(xiàn)概率，一次掃描即可；相對于其他算法，更有利于硬件實現(xiàn)。本文利用FPGA實現(xiàn)了改進的LZW壓縮算法，仿真證明其算法具有很高壓縮率，適合工程的實際應(yīng)用。

發(fā)表于：7/26/2011

MIT實現(xiàn)9nm工藝電子束光刻技術(shù)

麻省理工學(xué)院（MIT）的研究人員表示，已經(jīng)開發(fā)出一種技術(shù)，可望提升在芯片上寫入圖案的高速電子束光刻解析度，甚至可達(dá)9nm，遠(yuǎn)小于原先所預(yù)期的尺寸。

發(fā)表于：7/26/2011

Lattice針對BGA封裝PLD設(shè)計的低成本布板技術(shù)

日益復(fù)雜的系統(tǒng)要求推動了對于提高PLD邏輯密度和增加I/O引腳的需求。因此，球柵陣列(BGA)成為了PLD可選的封裝方式。BGA封裝選擇，如片級BGA，精細(xì)間距BGA和芯片陣列BGA，已經(jīng)很大程度上取代了在大多數(shù)PLD上最常用的四方扁平封裝(QFP)。BGA受到系統(tǒng)設(shè)計師的廣泛歡迎，主要是由于其具有較高的I/O密度，從而大大提高了引腳數(shù)與電路板面積比，因為它比QFP封裝具有更小的封裝尺寸，因而也是空間受限應(yīng)用的理想選擇。它可以節(jié)省電路板面積及其封裝本身的高度。BGA封裝的其他主要優(yōu)點包括：更好的散熱性能、更小的未對準(zhǔn)公差、可靠的封裝結(jié)構(gòu)和經(jīng)驗證的組裝流程。

發(fā)表于：7/25/2011