最新資訊

基于CPLD的容錯(cuò)存儲(chǔ)器的設(shè)計(jì)實(shí)現(xiàn)

存儲(chǔ)器是電路系統(tǒng)中最常用的器件之一，采用大規(guī)模集成電路存儲(chǔ)芯片構(gòu)成。實(shí)際統(tǒng)計(jì)表明，存儲(chǔ)器在太空應(yīng)用中的主要錯(cuò)誤是由瞬態(tài)錯(cuò)誤(也叫單個(gè)事件擾動(dòng)，SEU)所引起的一位錯(cuò)[1]或者相關(guān)多位錯(cuò)，而隨機(jī)獨(dú)立的多位錯(cuò)誤極少。半導(dǎo)體存儲(chǔ)器的錯(cuò)誤大體上分為硬錯(cuò)誤和軟錯(cuò)誤，其中主要為軟錯(cuò)誤。硬錯(cuò)誤所表現(xiàn)的現(xiàn)象是在某個(gè)或某些位置上，存取數(shù)據(jù)重復(fù)地出現(xiàn)錯(cuò)誤。出現(xiàn)這種現(xiàn)象的原因是一個(gè)或幾個(gè)存儲(chǔ)單元出現(xiàn)故障。軟錯(cuò)誤主要是由α粒子引起的。存儲(chǔ)器芯片的材料中含有微量放射性元素，他們會(huì)間斷地釋放α粒子。這些粒子以相當(dāng)大的能量沖擊存儲(chǔ)電容，改變其電荷，從而引起存儲(chǔ)數(shù)據(jù)的錯(cuò)誤。引起軟錯(cuò)誤的另一原因是噪聲干擾。同時(shí)在太空環(huán)境下，在帶電粒子足夠能量撞擊下，存儲(chǔ)器的存儲(chǔ)單元中的位發(fā)生翻轉(zhuǎn)從而產(chǎn)生SEU錯(cuò)誤 ［2］ 。本文設(shè)計(jì)實(shí)現(xiàn)了用CPLD技術(shù)和糾檢錯(cuò)芯片對(duì)存儲(chǔ)器進(jìn)行容錯(cuò)，大大提高了系統(tǒng)的可靠性。下面是具體容錯(cuò)存儲(chǔ)器和門警電路的設(shè)計(jì)。

發(fā)表于：7/27/2011

基于FPGA的實(shí)時(shí)無(wú)損數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)

在工業(yè)生產(chǎn)和科研中，通常要對(duì)信號(hào)進(jìn)行長(zhǎng)時(shí)間高速采樣，會(huì)產(chǎn)生大量采樣數(shù)據(jù)。在一些特殊環(huán)境下，受體積和功耗的限制，不能添加過多存儲(chǔ)器，需要引入數(shù)據(jù)壓縮技術(shù)來解決。軟件壓縮算法的運(yùn)算量較大，需要很高的CPU運(yùn)算速度和數(shù)據(jù)緩存空間，所以軟件壓縮一般應(yīng)用在對(duì)時(shí)間要求不高的非實(shí)時(shí)壓縮場(chǎng)合。而對(duì)運(yùn)行速度有特殊要求的情況下，對(duì)數(shù)據(jù)的實(shí)時(shí)壓縮一般都要用硬件實(shí)現(xiàn)。有損壓縮之后數(shù)據(jù)進(jìn)行重構(gòu)，與原來的數(shù)據(jù)有所不同。多數(shù)數(shù)據(jù)采集系統(tǒng)因被測(cè)對(duì)象的不確定性，需要采用無(wú)損數(shù)據(jù)壓縮。由于LZW無(wú)損壓縮算法具有自適應(yīng)特性，在對(duì)信號(hào)統(tǒng)計(jì)特性不明確的情況下仍然有較好的壓縮效果。結(jié)合FPGA的高集成度、低功耗、靈活性及并行運(yùn)算的特性，該設(shè)計(jì)用FPGA硬件實(shí)現(xiàn)LZW算法，以提高系統(tǒng)的實(shí)時(shí)壓縮能力。

發(fā)表于：7/27/2011