寂静的夜电影高清观看,玩乡下黄花小处雏女

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì)

為了實(shí)現(xiàn)輸電線路的局部氣象參數(shù)采集，必須設(shè)計(jì)局部氣象參數(shù)在線監(jiān)測(cè)裝置，以便為更高層次的應(yīng)用決策提供基礎(chǔ)數(shù)據(jù)。本文設(shè)計(jì)了一種能夠?qū)崿F(xiàn)輸電線路局部氣象監(jiān)測(cè)、基于“DSP+CPLD”的實(shí)時(shí)數(shù)據(jù)采集和監(jiān)測(cè)裝置，可以實(shí)現(xiàn)環(huán)境溫度、濕度、大氣壓力、風(fēng)速和風(fēng)向等參數(shù)的測(cè)量。

發(fā)表于：7/23/2011

基于FPGA的高速路由查找算法

本文給出了一種基于前綴擴(kuò)展的分段快速路由查找算法。該算法可以結(jié)合硬件實(shí)現(xiàn)的優(yōu)點(diǎn)，并運(yùn)用多級(jí)流水線處理方法，因而具有查找速度快、支持動(dòng)態(tài)更新和實(shí)現(xiàn)簡(jiǎn)單等優(yōu)點(diǎn)，十分適合于20 Gbps核心路由器環(huán)境下的查找機(jī)制。

發(fā)表于：7/23/2011

利用Spartan-3 FPGA實(shí)現(xiàn)高性能DSP功能

Spartan-3FPGA能以突破性的價(jià)位點(diǎn)實(shí)現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3 FPGA針對(duì)DSP而優(yōu)化的特性，并通過實(shí)現(xiàn)示例分析了它們?cè)谛阅芎统杀旧系膬?yōu)勢(shì)。

發(fā)表于：7/23/2011

PLD/FPGA硬件編程語(yǔ)言Verilog HDL

PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilogHDL,HDL概述隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一種趨勢(shì)。目前最主要的硬件描述語(yǔ)言是VHDL和verilogHDL及SystemVerilog。VHDL發(fā)展的較早，語(yǔ)法嚴(yán)格;而VerilogHDL是在C語(yǔ)言的基礎(chǔ)上發(fā)展起來的一種硬

發(fā)表于：7/23/2011

賽靈思推出第二個(gè)28nm產(chǎn)品系列Virtex-7

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出了 Virtex-7 現(xiàn)場(chǎng)可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求，幫助他們實(shí)現(xiàn)具有最高吞吐量的有線通信系統(tǒng)；最高信號(hào)處理能力的高級(jí)無線基帶處理系統(tǒng)；靈活、低時(shí)延、可擴(kuò)展的廣播系統(tǒng)。今年3月，公司推出了首批 Kintex-7 器件，這標(biāo)志著 28nm FPGA 的問世。而 Virtex-7 產(chǎn)品的推出是賽靈思 28nm系列產(chǎn)品規(guī)劃的又一里程碑。作為 7 系列高端產(chǎn)品，Virtex-7 系列產(chǎn)品相對(duì)前代產(chǎn)品而言，系統(tǒng)性能提高一倍，速度提升 30%，功耗降低 50%，將業(yè)界最成功的 FPGA 架構(gòu)推到了全新的高度。

發(fā)表于：7/22/2011

混合信號(hào)FPGA促進(jìn)臨床醫(yī)療應(yīng)用發(fā)展

由于醫(yī)療服務(wù)成本的不斷攀升、慢???流行、人口的老齡化，以及中國(guó)、印度和巴西等大規(guī)模新興市場(chǎng)的崛起，對(duì)價(jià)格低廉又穩(wěn)健可靠的醫(yī)療設(shè)備的需求非常龐大，以期改善全球數(shù)百萬(wàn)病患的治療和護(hù)理?xiàng)l件，并擴(kuò)大疾病治療范圍。另一方面，醫(yī)療設(shè)備設(shè)計(jì)人員也在研究來自不同行業(yè)的新技術(shù)，致力于提升下一代設(shè)備的診斷、監(jiān)控和治療能力。

發(fā)表于：7/22/2011

萊迪思新的混合信號(hào)設(shè)計(jì)軟件簡(jiǎn)化了平臺(tái)管理設(shè)計(jì)

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布推出PAC - Designer®混合信號(hào)設(shè)計(jì)軟件6.1版本，更新支持萊迪思的Platform Manager?、Power Manager II 和 ispClock?器件?，F(xiàn)在用Platform Manager器件進(jìn)行設(shè)計(jì)的用戶將能夠訪問今天宣布的Lattice Diamond® 1.3軟件設(shè)計(jì)環(huán)境。PAC – Designer 6.1和Diamond 1.3設(shè)計(jì)軟件工具的整合將使Platform Manager產(chǎn)品成為實(shí)現(xiàn)更先進(jìn)的數(shù)字設(shè)計(jì)的選擇。一個(gè)自動(dòng)化的模擬環(huán)境是設(shè)計(jì)軟件整合的主要優(yōu)勢(shì)，而以前Platform Manager設(shè)計(jì)人員沒有這樣的環(huán)境。　

發(fā)表于：7/22/2011

組合壓縮在存儲(chǔ)測(cè)試系統(tǒng)中的應(yīng)用

在某些特殊的測(cè)試環(huán)境中，存儲(chǔ)測(cè)試系統(tǒng)中既要求大容量數(shù)據(jù)存儲(chǔ)又要求微體積。為解決這一矛盾,在研究了游程壓縮和LZW兩種算法的基礎(chǔ)上，提出了以FPGA為核心實(shí)現(xiàn)兩種算法的無損組合壓縮,利用FPGA芯片內(nèi)的RAM來建立字典,用VHDL語(yǔ)言和狀態(tài)機(jī)實(shí)現(xiàn)該壓縮算法。仿真和綜合驗(yàn)證表明，通過FPGA實(shí)現(xiàn)該組合算法，壓縮效果顯著,壓縮性能與壓縮速度均滿足系統(tǒng)要求。

發(fā)表于：7/22/2011

以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功能

臺(tái)灣工業(yè)技術(shù)研究院 (工研院, ITRI) 在今年的設(shè)計(jì)自動(dòng)化大會(huì)(2011 DAC)提出的案例研究，提出一種能夠顯著提升客制化FPGA原型板驗(yàn)證效率的創(chuàng)新方法，自動(dòng)化現(xiàn)有的電路仿真(in-circuit emulation)偵錯(cuò)功能，并提供更高的FPGA能見度。這個(gè)以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái)對(duì)工研院而言是前景看好的嶄新領(lǐng)域，對(duì)其支持臺(tái)灣IC設(shè)計(jì)產(chǎn)業(yè)新技術(shù)領(lǐng)域的研發(fā)工作助益良多。

發(fā)表于：7/22/2011

基于CORDIC算法和FPGA的數(shù)字頻率校正的實(shí)現(xiàn)

本文通過對(duì)CORDIC算法的工作原理進(jìn)行分析，給出了基于CORDIC算法和FPGA實(shí)現(xiàn)數(shù)字頻率校正的實(shí)現(xiàn)方案。仿真結(jié)果證明，該方法可以實(shí)現(xiàn)標(biāo)準(zhǔn)的正弦波和余弦波信號(hào)，可以直接作為頻偏校正單元來對(duì)數(shù)字頻率信號(hào)進(jìn)行校正。

發(fā)表于：7/22/2011