午夜小视频试看五分钟,视频在线观看一区二区三区

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來(lái)良好發(fā)展充滿信心。

FPGA 是實(shí)現(xiàn)綠色搜索技術(shù)的關(guān)鍵

我們用這個(gè)項(xiàng)目探討了 FPGA 加速的可能性，并展示了 FPGA 作為數(shù)據(jù)中心綠色環(huán)保技術(shù)的巨大潛力。我們希望進(jìn)一步擴(kuò)展這項(xiàng)研究，調(diào)查文檔處理所需的全系列工作任務(wù)，如語(yǔ)法分析、詞干、索引、搜索以及過(guò)濾等。我們清楚地認(rèn)識(shí)到，現(xiàn)有系統(tǒng)在節(jié)能潛力方面很有限，我們希望研究能以業(yè)界最高效率專門執(zhí)行信息檢索任務(wù)的可定制硬件平臺(tái)。這樣，我們就能顯著加速算法的執(zhí)行，同時(shí)大幅度降低能耗，從而開(kāi)發(fā)出更加環(huán)保、速度更快的數(shù)據(jù)中心。

發(fā)表于：7/26/2011

LZW改進(jìn)壓縮算法的FPGA實(shí)現(xiàn)

LZW算法邏輯簡(jiǎn)單，實(shí)現(xiàn)速度快，擅長(zhǎng)于壓縮重復(fù)出現(xiàn)的字符串；無(wú)需事先統(tǒng)計(jì)各字符的出現(xiàn)概率，一次掃描即可；相對(duì)于其他算法，更有利于硬件實(shí)現(xiàn)。本文利用FPGA實(shí)現(xiàn)了改進(jìn)的LZW壓縮算法，仿真證明其算法具有很高壓縮率，適合工程的實(shí)際應(yīng)用。

發(fā)表于：7/26/2011

MIT實(shí)現(xiàn)9nm工藝電子束光刻技術(shù)

麻省理工學(xué)院（MIT）的研究人員表示，已經(jīng)開(kāi)發(fā)出一種技術(shù)，可望提升在芯片上寫入圖案的高速電子束光刻解析度，甚至可達(dá)9nm，遠(yuǎn)小于原先所預(yù)期的尺寸。

發(fā)表于：7/26/2011

Lattice針對(duì)BGA封裝PLD設(shè)計(jì)的低成本布板技術(shù)

日益復(fù)雜的系統(tǒng)要求推動(dòng)了對(duì)于提高PLD邏輯密度和增加I/O引腳的需求。因此，球柵陣列(BGA)成為了PLD可選的封裝方式。BGA封裝選擇，如片級(jí)BGA，精細(xì)間距BGA和芯片陣列BGA，已經(jīng)很大程度上取代了在大多數(shù)PLD上最常用的四方扁平封裝(QFP)。BGA受到系統(tǒng)設(shè)計(jì)師的廣泛歡迎，主要是由于其具有較高的I/O密度，從而大大提高了引腳數(shù)與電路板面積比，因?yàn)樗萉FP封裝具有更小的封裝尺寸，因而也是空間受限應(yīng)用的理想選擇。它可以節(jié)省電路板面積及其封裝本身的高度。BGA封裝的其他主要優(yōu)點(diǎn)包括：更好的散熱性能、更小的未對(duì)準(zhǔn)公差、可靠的封裝結(jié)構(gòu)和經(jīng)驗(yàn)證的組裝流程。

發(fā)表于：7/25/2011

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

利用可編程邏輯芯片設(shè)計(jì)DDS的方法通常是采用VHDL語(yǔ)言輸入和原理圖法相結(jié)合來(lái)設(shè)計(jì)整個(gè)信號(hào)發(fā)生電路，這種方法通常需要調(diào)用很多模塊，綜合性較強(qiáng)，對(duì)設(shè)計(jì)者要求較高。本文利用QuartusⅡ和Matlab/Simulink之間的接口工具DSP Builder來(lái)設(shè)計(jì)整個(gè)DDS系統(tǒng)，DSP Builder具備一個(gè)友好的開(kāi)發(fā)環(huán)境，并且和QuartusⅡ交互性強(qiáng)，易于使用。設(shè)計(jì)者只需簡(jiǎn)單了解VHDL描述語(yǔ)言，就可以直接調(diào)用已經(jīng)建立好的Matlab和Simulink設(shè)計(jì)流程，通過(guò)Simulink的圖形化界面進(jìn)行建模、系統(tǒng)級(jí)仿真，并子對(duì)調(diào)用QuartusⅡ進(jìn)行綜合，網(wǎng)表生成和適配，最后完成向FPGA的配置下載過(guò)程。

發(fā)表于：7/25/2011

基于FPGA的DDS勵(lì)磁恒流源設(shè)計(jì)

文中提出一種基于FPGA的DDS信號(hào)發(fā)生器。信號(hào)發(fā)生電路采用直接數(shù)字頻率合成技術(shù)，即DDS(Direct Digital Frequency Synth-esis)。它是以全數(shù)字技術(shù)，從相位概念出發(fā)，直接合成所需波形的一種新的頻率合成技術(shù)。是將先進(jìn)的數(shù)字處理技術(shù)和方法引入信號(hào)合成領(lǐng)域，把一系列數(shù)字量形式的信號(hào)通過(guò)數(shù)／模轉(zhuǎn)換器轉(zhuǎn)換成模擬信號(hào)，在時(shí)域中進(jìn)行頻率合成。直接數(shù)字頻率合成器的主要優(yōu)點(diǎn)是：輸出信號(hào)頻率相對(duì)帶寬較寬；頻率分辨力好、轉(zhuǎn)換時(shí)間快；頻率變化時(shí)相位保持連續(xù)；集成度高，體積小，控制方便等。整個(gè)信號(hào)源系統(tǒng)采用數(shù)字閉環(huán)控制，通過(guò)對(duì)勵(lì)磁電流瞬時(shí)值經(jīng)PID閉環(huán)控制，使得勵(lì)磁電流可瞬時(shí)跟蹤給定幅值，加快系統(tǒng)動(dòng)態(tài)響應(yīng)，提高非線性負(fù)載適應(yīng)力，其較傳統(tǒng)的信號(hào)源能更好地滿足磁性測(cè)試設(shè)備的需求。

發(fā)表于：7/25/2011

串行AD與FPGA在微型數(shù)據(jù)記錄儀中的應(yīng)用

系統(tǒng)運(yùn)用FPGA電平控制多通道A／D轉(zhuǎn)換器不同通道的選通，相比較單片機(jī)而言，更為穩(wěn)定可靠，采集數(shù)據(jù)流完整，使用基于FLASH架構(gòu)的Actel公司FPGA進(jìn)一步降低了微型數(shù)據(jù)記錄儀系統(tǒng)的功耗，同時(shí)提高了系統(tǒng)在電磁干擾較強(qiáng)環(huán)境的穩(wěn)定性。

發(fā)表于：7/25/2011

基于FPGA的智能變送器的設(shè)計(jì)

根據(jù)工業(yè)應(yīng)用的實(shí)際需要以及網(wǎng)絡(luò)通信發(fā)展的功能要求，提出了基于FPGA智能變送器控制系統(tǒng)的總體方案，設(shè)計(jì)了以XILINX公司的Spartan3系列XC3S4005PO208C可編程邏輯器件為主控制器、DM9000A為以太網(wǎng)通信接口、SJA1000為CAN控制器的硬件系統(tǒng)，并給出了系統(tǒng)軟件流程圖，重點(diǎn)論述了數(shù)據(jù)采集和數(shù)據(jù)模擬輸出控制電路的FPGA實(shí)現(xiàn)，結(jié)合ISE10．1設(shè)計(jì)軟件給出了A／D、D／A的仿真結(jié)果。

發(fā)表于：7/25/2011

基于FPGA的時(shí)統(tǒng)模塊可靠性設(shè)計(jì)

本文詳細(xì)介紹了作戰(zhàn)系統(tǒng)時(shí)間統(tǒng)一同步的可靠性設(shè)計(jì)，從EMC設(shè)計(jì)、高速電路PCB設(shè)計(jì)、FPGA邏輯編程設(shè)計(jì)等幾個(gè)方面介紹了時(shí)統(tǒng)接收處理模塊的抗干擾設(shè)計(jì)及其實(shí)現(xiàn)方法，并用仿真技術(shù)進(jìn)行仿真，從而將時(shí)統(tǒng)系統(tǒng)可能受到的干擾減到最低，提高了整個(gè)作戰(zhàn)系統(tǒng)的可靠性。文中的時(shí)統(tǒng)模塊已經(jīng)應(yīng)用于實(shí)際的作戰(zhàn)系統(tǒng)中，效果良好。

發(fā)表于：7/25/2011

基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

該設(shè)計(jì)基于高密度的可編程邏輯器件FP-GA，在傳統(tǒng)PID控制器的基礎(chǔ)上利用模糊控制的優(yōu)點(diǎn)控制恒溫箱的溫度。結(jié)果表明，該控制系統(tǒng)具有良好的動(dòng)、靜態(tài)性能和魯棒性能，對(duì)參數(shù)時(shí)變具有很好的適應(yīng)能力，實(shí)時(shí)計(jì)算量小，調(diào)校方便，且具有良好的升級(jí)性能和靈活性。市場(chǎng)應(yīng)用前景較好。

發(fā)表于：7/24/2011