亚洲五月激情综合图片区,免费观看国产96视频在线观看,精品欧洲av无码一区二区

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于CPLD的雷達(dá)仿真信號(hào)設(shè)計(jì)實(shí)現(xiàn)

雷達(dá)仿真信號(hào)發(fā)生器主要由輸入輸出控制和產(chǎn)生仿真信號(hào)的CPLD芯片兩部分組成。輸入輸出控制信號(hào)是利用測(cè)試系統(tǒng)的工控機(jī)通過(guò)數(shù)字I/O卡來(lái)產(chǎn)生，當(dāng)工控機(jī)通過(guò)數(shù)字I/O卡輸出有效信號(hào)時(shí)，發(fā)生器將會(huì)輸出相應(yīng)的脈沖信號(hào)。雷達(dá)仿真信號(hào)發(fā)生器的結(jié)構(gòu)如圖1所示。

發(fā)表于：7/20/2011

基于DSP+CPLD的智能IED設(shè)計(jì)

　該系統(tǒng)應(yīng)用于智能變壓器系統(tǒng)中，可多個(gè)通道同步采集，轉(zhuǎn)換精度高。經(jīng)實(shí)驗(yàn)驗(yàn)證，信號(hào)采集模塊的實(shí)時(shí)性和精度上都取得良好的效果，且工作穩(wěn)定可靠。該系統(tǒng)采用高速14位并行A/D轉(zhuǎn)換器，簡(jiǎn)化了接口設(shè)計(jì)，提高了讀取速度以及數(shù)據(jù)處理速度。通過(guò)CPLD實(shí)現(xiàn)各種復(fù)雜控制信號(hào)，通過(guò)改變XF引腳的電平，可以將外擴(kuò)SRAM、Flash映射到數(shù)據(jù)空間或程序空間。DSP芯片通過(guò)CPLD芯片連接高精度數(shù)據(jù)采集芯片MAX125實(shí)現(xiàn)信號(hào)的多路高速同步實(shí)時(shí)數(shù)據(jù)采集，抗干擾能力強(qiáng)，并利用FFT算法準(zhǔn)確計(jì)算出電網(wǎng)諧波因數(shù)、功率角、介損角。

發(fā)表于：7/20/2011

在FPGA中植入嵌入式系統(tǒng)

在FPGA中植入嵌入式系統(tǒng),如今，由于可編程器件(如FPGA)容量大、性能高、成本相對(duì)較低的特性，這種平衡又在發(fā)生變化，以前硬件設(shè)計(jì)元素(如處理器及其外圍器件和邏輯塊)也可以轉(zhuǎn)移到軟領(lǐng)域(圖1)。因此，在整個(gè)開(kāi)發(fā)周期內(nèi)，靈活性可能更大，更改

發(fā)表于：7/20/2011

基于CPLD的數(shù)字濾波抗干擾電路設(shè)計(jì)

紅外密集度光電立靶測(cè)試系統(tǒng)在使用中會(huì)受到各種干擾，其中影響最大的有三種：一是“蚊蟲(chóng)”干擾，即指蚊蟲(chóng)等低速物體飛過(guò)紅外光幕時(shí)引起的誤觸發(fā)現(xiàn)象；二是“沖擊波”干擾，指在亞音速?gòu)椡铚y(cè)試中，由于音速高于彈速使得聲波先于彈丸到達(dá)光幕而引起的誤觸發(fā)現(xiàn)象：三是一些伴隨彈丸穿過(guò)光幕的細(xì)小物體和外界光線的變化所引起光幕內(nèi)光通量的變化而產(chǎn)生的干擾信號(hào)，但這種信號(hào)幅值一般都較小。

發(fā)表于：7/20/2011

日開(kāi)發(fā)出制作有機(jī)半導(dǎo)體單晶薄膜的新技術(shù)

新技術(shù)由日本產(chǎn)業(yè)技術(shù)綜合研究所等機(jī)構(gòu)的科研人員聯(lián)合開(kāi)發(fā)。據(jù)稱，該技術(shù)能使平板顯示器等大面積電子設(shè)備所需的薄膜場(chǎng)效應(yīng)晶體管（TFT）的性能比用傳統(tǒng)方法制成的產(chǎn)品高百倍以上。

發(fā)表于：7/19/2011

基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)

研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(chǔ)(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn)，根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲(chǔ)單元設(shè)計(jì)方法；著重闡述了數(shù)字射頻存儲(chǔ)單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對(duì)系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析，實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。

發(fā)表于：7/19/2011

一種基于PCI IP核的碼流接收卡

本系統(tǒng)采用FPGA加PCI IP核的模式實(shí)現(xiàn)對(duì)高速、大容量DVB傳輸流的實(shí)時(shí)傳輸，實(shí)現(xiàn)了系統(tǒng)設(shè)計(jì)的目標(biāo)。選擇PCI總線可以保證在足夠的帶寬下進(jìn)行數(shù)據(jù)傳輸。FPGA的應(yīng)用易于在線升級(jí)電路，擴(kuò)充平臺(tái)的功能。IP核的使用使硬件電路更為簡(jiǎn)潔、可靠。經(jīng)過(guò)驗(yàn)證，本文設(shè)計(jì)的系統(tǒng)可以很好地實(shí)現(xiàn)DVB-ASI信號(hào)的接收功能，同時(shí)，也可以作為其它DVB-ASI應(yīng)用的基礎(chǔ)平臺(tái)，有著良好的應(yīng)用前景。

發(fā)表于：7/19/2011

高密度FIFO器件在視頻和圖像領(lǐng)域中的應(yīng)用

許多市場(chǎng)領(lǐng)域（包括視頻廣播、軍事、醫(yī)學(xué)影像、基站）都得益于使用高密度 FIFO 器件方案的使用，其具有可編程的特點(diǎn)。并且比 SDRAM + FPGA 的體系結(jié)構(gòu)可以顯著節(jié)省成本和改進(jìn)視頻質(zhì)量，使用系統(tǒng)級(jí)編程，可以使高密度 FIFO 設(shè)計(jì)更簡(jiǎn)單，成本更低。在這篇文章中，我們將首先介紹幾個(gè)視頻應(yīng)用，了解其數(shù)據(jù)路徑及需要處理的數(shù)據(jù)性質(zhì)。下一步，我們將盡力估計(jì)在視頻處理通道中操作數(shù)據(jù)的復(fù)雜性。然后會(huì)介紹可編程高密度 FIFO和其能力，以及它如何能更有效率的替代當(dāng)前傳統(tǒng)的使用 SDRAM 和 FPGA 實(shí)現(xiàn)幀緩存的方案。

發(fā)表于：7/19/2011

基于FPGA的氣溶膠粒徑信息存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

利用電子學(xué)時(shí)間多道存儲(chǔ)技術(shù)，結(jié)合大規(guī)?？删幊踢壿嬁刂破鱂PGA和高速大容量雙端口內(nèi)存芯片，設(shè)計(jì)了一種高速大容量氣溶膠粒子信息分類計(jì)數(shù)存儲(chǔ)系統(tǒng)，實(shí)現(xiàn)了氣溶膠粒子的快速識(shí)別與分類存儲(chǔ)。時(shí)間多道系統(tǒng)存儲(chǔ)容量高達(dá)32 768道，每道計(jì)數(shù)深度65 536個(gè)（16 bit）。

發(fā)表于：7/18/2011

FPGA在自定義測(cè)試中的四種應(yīng)用

而對(duì)于絕大多數(shù)測(cè)試與驗(yàn)證工程師來(lái)說(shuō)，硬件自定義并非易事。幸運(yùn)的是，測(cè)試工程師也可以從摩爾定律中獲益。摩爾定律使CPU頻率得到不斷提高，從而使自定義測(cè)試系統(tǒng)的計(jì)算吞吐量也可不斷提升；另一方面，摩爾定律也正在推動(dòng)另一種計(jì)算器件—現(xiàn)場(chǎng)可編程門陣列(FPGA)的發(fā)展。FPGA本質(zhì)上是一種特殊的數(shù)字電路，用戶可以通過(guò)軟件編程的方式重新配置其硬件邏輯。FPGA不僅可以幫助工程師縮短測(cè)試時(shí)間，而且可以實(shí)現(xiàn)一些過(guò)去只能通過(guò)自定義硬件來(lái)實(shí)現(xiàn)的測(cè)試功能。下文就將介紹FPGA在測(cè)試系統(tǒng)中的四種典型應(yīng)用。

發(fā)表于：7/18/2011