亚洲av高清久久久无遮挡,中文专区欧美三级在线,一个人看的视频WWW

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

LZW改進(jìn)壓縮算法的FPGA實(shí)現(xiàn)

LZW算法邏輯簡單，實(shí)現(xiàn)速度快，擅長于壓縮重復(fù)出現(xiàn)的字符串；無需事先統(tǒng)計(jì)各字符的出現(xiàn)概率，一次掃描即可；相對于其他算法，更有利于硬件實(shí)現(xiàn)。本文利用FPGA實(shí)現(xiàn)了改進(jìn)的LZW壓縮算法，仿真證明其算法具有很高壓縮率，適合工程的實(shí)際應(yīng)用。

發(fā)表于：7/26/2011

MIT實(shí)現(xiàn)9nm工藝電子束光刻技術(shù)

麻省理工學(xué)院（MIT）的研究人員表示，已經(jīng)開發(fā)出一種技術(shù)，可望提升在芯片上寫入圖案的高速電子束光刻解析度，甚至可達(dá)9nm，遠(yuǎn)小于原先所預(yù)期的尺寸。

發(fā)表于：7/26/2011

Lattice針對BGA封裝PLD設(shè)計(jì)的低成本布板技術(shù)

日益復(fù)雜的系統(tǒng)要求推動了對于提高PLD邏輯密度和增加I/O引腳的需求。因此，球柵陣列(BGA)成為了PLD可選的封裝方式。BGA封裝選擇，如片級BGA，精細(xì)間距BGA和芯片陣列BGA，已經(jīng)很大程度上取代了在大多數(shù)PLD上最常用的四方扁平封裝(QFP)。BGA受到系統(tǒng)設(shè)計(jì)師的廣泛歡迎，主要是由于其具有較高的I/O密度，從而大大提高了引腳數(shù)與電路板面積比，因?yàn)樗萉FP封裝具有更小的封裝尺寸，因而也是空間受限應(yīng)用的理想選擇。它可以節(jié)省電路板面積及其封裝本身的高度。BGA封裝的其他主要優(yōu)點(diǎn)包括：更好的散熱性能、更小的未對準(zhǔn)公差、可靠的封裝結(jié)構(gòu)和經(jīng)驗(yàn)證的組裝流程。

發(fā)表于：7/25/2011

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

利用可編程邏輯芯片設(shè)計(jì)DDS的方法通常是采用VHDL語言輸入和原理圖法相結(jié)合來設(shè)計(jì)整個信號發(fā)生電路，這種方法通常需要調(diào)用很多模塊，綜合性較強(qiáng)，對設(shè)計(jì)者要求較高。本文利用QuartusⅡ和Matlab/Simulink之間的接口工具DSP Builder來設(shè)計(jì)整個DDS系統(tǒng)，DSP Builder具備一個友好的開發(fā)環(huán)境，并且和QuartusⅡ交互性強(qiáng)，易于使用。設(shè)計(jì)者只需簡單了解VHDL描述語言，就可以直接調(diào)用已經(jīng)建立好的Matlab和Simulink設(shè)計(jì)流程，通過Simulink的圖形化界面進(jìn)行建模、系統(tǒng)級仿真，并子對調(diào)用QuartusⅡ進(jìn)行綜合，網(wǎng)表生成和適配，最后完成向FPGA的配置下載過程。

發(fā)表于：7/25/2011

基于FPGA的DDS勵磁恒流源設(shè)計(jì)

文中提出一種基于FPGA的DDS信號發(fā)生器。信號發(fā)生電路采用直接數(shù)字頻率合成技術(shù)，即DDS(Direct Digital Frequency Synth-esis)。它是以全數(shù)字技術(shù)，從相位概念出發(fā)，直接合成所需波形的一種新的頻率合成技術(shù)。是將先進(jìn)的數(shù)字處理技術(shù)和方法引入信號合成領(lǐng)域，把一系列數(shù)字量形式的信號通過數(shù)／模轉(zhuǎn)換器轉(zhuǎn)換成模擬信號，在時域中進(jìn)行頻率合成。直接數(shù)字頻率合成器的主要優(yōu)點(diǎn)是：輸出信號頻率相對帶寬較寬；頻率分辨力好、轉(zhuǎn)換時間快；頻率變化時相位保持連續(xù)；集成度高，體積小，控制方便等。整個信號源系統(tǒng)采用數(shù)字閉環(huán)控制，通過對勵磁電流瞬時值經(jīng)PID閉環(huán)控制，使得勵磁電流可瞬時跟蹤給定幅值，加快系統(tǒng)動態(tài)響應(yīng)，提高非線性負(fù)載適應(yīng)力，其較傳統(tǒng)的信號源能更好地滿足磁性測試設(shè)備的需求。

發(fā)表于：7/25/2011

串行AD與FPGA在微型數(shù)據(jù)記錄儀中的應(yīng)用

系統(tǒng)運(yùn)用FPGA電平控制多通道A／D轉(zhuǎn)換器不同通道的選通，相比較單片機(jī)而言，更為穩(wěn)定可靠，采集數(shù)據(jù)流完整，使用基于FLASH架構(gòu)的Actel公司FPGA進(jìn)一步降低了微型數(shù)據(jù)記錄儀系統(tǒng)的功耗，同時提高了系統(tǒng)在電磁干擾較強(qiáng)環(huán)境的穩(wěn)定性。

發(fā)表于：7/25/2011

基于FPGA的智能變送器的設(shè)計(jì)

根據(jù)工業(yè)應(yīng)用的實(shí)際需要以及網(wǎng)絡(luò)通信發(fā)展的功能要求，提出了基于FPGA智能變送器控制系統(tǒng)的總體方案，設(shè)計(jì)了以XILINX公司的Spartan3系列XC3S4005PO208C可編程邏輯器件為主控制器、DM9000A為以太網(wǎng)通信接口、SJA1000為CAN控制器的硬件系統(tǒng)，并給出了系統(tǒng)軟件流程圖，重點(diǎn)論述了數(shù)據(jù)采集和數(shù)據(jù)模擬輸出控制電路的FPGA實(shí)現(xiàn)，結(jié)合ISE10．1設(shè)計(jì)軟件給出了A／D、D／A的仿真結(jié)果。

發(fā)表于：7/25/2011

基于FPGA的時統(tǒng)模塊可靠性設(shè)計(jì)

本文詳細(xì)介紹了作戰(zhàn)系統(tǒng)時間統(tǒng)一同步的可靠性設(shè)計(jì)，從EMC設(shè)計(jì)、高速電路PCB設(shè)計(jì)、FPGA邏輯編程設(shè)計(jì)等幾個方面介紹了時統(tǒng)接收處理模塊的抗干擾設(shè)計(jì)及其實(shí)現(xiàn)方法，并用仿真技術(shù)進(jìn)行仿真，從而將時統(tǒng)系統(tǒng)可能受到的干擾減到最低，提高了整個作戰(zhàn)系統(tǒng)的可靠性。文中的時統(tǒng)模塊已經(jīng)應(yīng)用于實(shí)際的作戰(zhàn)系統(tǒng)中，效果良好。

發(fā)表于：7/25/2011

基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

該設(shè)計(jì)基于高密度的可編程邏輯器件FP-GA，在傳統(tǒng)PID控制器的基礎(chǔ)上利用模糊控制的優(yōu)點(diǎn)控制恒溫箱的溫度。結(jié)果表明，該控制系統(tǒng)具有良好的動、靜態(tài)性能和魯棒性能，對參數(shù)時變具有很好的適應(yīng)能力，實(shí)時計(jì)算量小，調(diào)校方便，且具有良好的升級性能和靈活性。市場應(yīng)用前景較好。

發(fā)表于：7/24/2011

使用可定制微控制器高效開發(fā)系統(tǒng)級芯片

為了應(yīng)對成本、尺寸、功耗和開發(fā)時間的壓力，許多電子產(chǎn)品都建構(gòu)于系統(tǒng)級芯片（SoC）之上。這個單片集成電路整合了大多數(shù)的系統(tǒng)功能。然而，隨著這些器件越來越復(fù)雜，要在有限的時間里高成本效益地進(jìn)行產(chǎn)品開發(fā)，

發(fā)表于：7/23/2011