目前基于FPGA和DSP結(jié)構(gòu)的軟件無線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)也在日趨發(fā)展，如何借助數(shù)字化的軟硬件優(yōu)勢(shì)設(shè)計(jì)出易實(shí)現(xiàn)、靈活，并滿足不同性能指標(biāo)和目的的數(shù)字接收機(jī)成為工程設(shè)計(jì)的焦點(diǎn)。本文結(jié)合某連續(xù)波測(cè)速雷達(dá)數(shù)字接收機(jī)的設(shè)計(jì)實(shí)現(xiàn)，給出了一種基于模塊化的FPGA設(shè)計(jì)方案，并在此基礎(chǔ)上重點(diǎn)討論了信號(hào)處理模塊的設(shè)計(jì)。

　　1 雷達(dá)接收機(jī)概述

　　雷達(dá)接收機(jī)的任務(wù)是通過適當(dāng)?shù)臑V波將天線上接收到的微弱高頻信號(hào)從伴隨的噪聲和干擾中選擇出來，并經(jīng)過放大和檢波后，送至顯示器、信號(hào)處理器或由計(jì)算機(jī)控制的雷達(dá)終端設(shè)備。雷達(dá)接收機(jī)可以按應(yīng)用、設(shè)計(jì)、功能和結(jié)構(gòu)等多種方式來分類。但是，一般來說可以將雷達(dá)接收機(jī)分為超外差式、超再生式、晶體視放式和調(diào)諧高頻式等4種類型，其中超外差式雷達(dá)接收機(jī)具有靈敏度高、增益高、選擇性好和適用性廣等優(yōu)點(diǎn)，實(shí)際中在很多的雷達(dá)系統(tǒng)中都獲得應(yīng)用。超外差式雷達(dá)接收機(jī)的簡化方框圖如圖1所示。

  　2 數(shù)字中頻接收機(jī)原理

　　由于受器件水平的制約，數(shù)字接收技術(shù)目前還難以在射頻頻段直接實(shí)現(xiàn)，一般在中頻進(jìn)行數(shù)字化。目前所說的數(shù)字測(cè)速即是利用中頻數(shù)字鎖相環(huán)來完成多普勒頻率的提取及測(cè)量。數(shù)字中頻接收機(jī)主要由數(shù)字化正交處理單元、數(shù)字載波鎖相環(huán)和自動(dòng)增益控制(AGC)環(huán)組成。

　　中頻經(jīng)A／D采樣后的數(shù)字信號(hào)與數(shù)控振蕩器(NC0)產(chǎn)生的數(shù)字正交信號(hào)分別進(jìn)行數(shù)字混頻，各經(jīng)過FIR數(shù)字低通濾波器，得到I、Q兩路數(shù)字窄帶信號(hào)。I、Q兩路信號(hào)分別作為數(shù)字信號(hào)的實(shí)部和虛部，做FFT分析，估算出多普勒信息，輸出頻率控制碼控制NCO輸出，實(shí)現(xiàn)快速載波頻率引導(dǎo)。I路信號(hào)再經(jīng)過低通濾波器(LF1)完成數(shù)字濾波，控制NCO的輸出頻率，從而構(gòu)成數(shù)字鎖相環(huán)，在頻率引導(dǎo)成功后實(shí)現(xiàn)對(duì)載波信號(hào)的快速捕獲與跟蹤。環(huán)路鎖定后從環(huán)路濾波器輸出可以提取出多普勒信息。Q路信號(hào)經(jīng)過一個(gè)低通濾波器(LF2)，通過I、Q提取輸入信號(hào)的幅度信息，實(shí)現(xiàn)信號(hào)的AGC控制。

　　3 模塊化設(shè)計(jì)在FPGA的具體應(yīng)用

　　本接收機(jī)主要功能是完成連續(xù)波雷達(dá)的測(cè)速和測(cè)角任務(wù)，設(shè)計(jì)時(shí)在保證指標(biāo)的前提下，貫徹簡潔至上的原則；并且盡量采用先進(jìn)、成熟的數(shù)字處理技術(shù)和軟件無線電技術(shù)，貫徹模塊化、通用化、系列化、組合化設(shè)計(jì)原則，確保系統(tǒng)先進(jìn)、穩(wěn)定、可靠。中頻數(shù)字接收機(jī)是整個(gè)接收機(jī)部分的核心，設(shè)計(jì)時(shí)遵循簡潔、靈活的特點(diǎn)，盡量減少硬件電路的功能，使其結(jié)構(gòu)簡潔，降低設(shè)計(jì)和實(shí)現(xiàn)的難度，而把復(fù)雜的處理交由軟件完成。

　　3．1 FPGA模塊組成

　　FPGA是整個(gè)數(shù)字中頻接收機(jī)的通信樞紐，同時(shí)還參與部分信號(hào)處理工作，F(xiàn)PGA由時(shí)鐘產(chǎn)生模塊、時(shí)間解碼模塊、信號(hào)處理模塊和通信控制模塊四部分組成，分別完成四大基本功能，如3．2節(jié)所述。

　　3．2 FPGA各個(gè)模塊的基本功能

　　3．2．1 時(shí)鐘產(chǎn)生模塊

　　時(shí)鐘產(chǎn)生模塊利用系統(tǒng)基準(zhǔn)信號(hào)為整個(gè)系統(tǒng)提供時(shí)鐘信號(hào)，保證系統(tǒng)的同步運(yùn)行，具體如下：為ADC提供采樣信號(hào)；為DSP提供時(shí)鐘信號(hào)；為信號(hào)處理模塊提供時(shí)鐘信號(hào)；為時(shí)間解碼模塊提供時(shí)鐘信號(hào)；為通信控制模塊提供時(shí)鐘信號(hào)。其中，后3類時(shí)鐘信號(hào)為FPGA內(nèi)部信號(hào)，無需輸出。

　　3．2．2 時(shí)間解碼模塊

　　時(shí)間解碼模塊利用時(shí)間碼信號(hào)和時(shí)鐘產(chǎn)生模塊送來的時(shí)鐘信號(hào)為整個(gè)系統(tǒng)提供時(shí)間信息和時(shí)基信號(hào)，保證系統(tǒng)在時(shí)間上的同步運(yùn)行，具體如下：接收時(shí)間碼信號(hào)，解碼得到時(shí)間信息；產(chǎn)生與時(shí)間碼信號(hào)對(duì)準(zhǔn)的時(shí)基信號(hào)。

　　3．2．3 信號(hào)處理模塊

　　信號(hào)處理模塊接收ADC數(shù)據(jù)，完成信號(hào)處理，包括以下內(nèi)容：信號(hào)的下變頻處理；信號(hào)的濾波抽取處理。

　　3．2．4 通信控制模塊

　　通信控制模塊其外部完成與DSP單元、外部設(shè)備的通信；其內(nèi)部完成與時(shí)鐘產(chǎn)生模塊、時(shí)間解碼模塊、信號(hào)處理模塊的通信。

　　3．3 FP6A各個(gè)模塊設(shè)計(jì)原理及解決方法

　　3．3．1 各模塊組成

　　(1)時(shí)鐘產(chǎn)生模塊。時(shí)鐘信號(hào)的產(chǎn)生利用PLL和分頻器，對(duì)基準(zhǔn)信號(hào)進(jìn)行處理得到，設(shè)計(jì)時(shí)應(yīng)注意ADC采樣信號(hào)同相，同時(shí)保證信號(hào)處理模塊時(shí)鐘信號(hào)和FPGA接收的ADC數(shù)據(jù)相差要求的固定值。

　　(2)時(shí)間解碼模塊。時(shí)間解碼模塊由編碼器、解碼器和分頻鏈組成，時(shí)間碼解碼器的主要作用是譯碼得到秒信號(hào)和時(shí)間信息，分頻鏈路的主要作用是產(chǎn)生與譯碼秒同步的分頻信號(hào)。

　　(3)信號(hào)處理模塊。信號(hào)處理模塊由A、B兩個(gè)通道組成，兩個(gè)通道結(jié)構(gòu)相同，分別處理兩個(gè)點(diǎn)頻的中頻信號(hào)；每個(gè)通道又由和信號(hào)和差信號(hào)兩個(gè)子通道組成，兩個(gè)子通道都是數(shù)字下變頻器(DDC)，其結(jié)構(gòu)相同，分別處理和／差兩路信號(hào)。原理框圖如圖4所示。

　　對(duì)于每個(gè)通道而言，和信號(hào)的處理結(jié)果分為一次抽取結(jié)果和二次抽取結(jié)果(每個(gè)結(jié)果又包含同相和正交兩路)，分別用于信號(hào)頻譜識(shí)別和環(huán)路跟蹤；差信號(hào)的處理結(jié)果為二次抽取結(jié)果，同相和正交兩路信號(hào)分別對(duì)應(yīng)于方位和俯仰角誤差信號(hào)。