在現(xiàn)代雷達(dá)信號處理中，試驗(yàn)數(shù)據(jù)的獲取有著重要意義。實(shí)測數(shù)據(jù)是檢驗(yàn)算法有效性的重要依據(jù)，也是算法修正的依據(jù)^[1]。不同型號的雷達(dá)接收機(jī)，由于其雷達(dá)回波信號具有的特性和工作模式復(fù)雜，這就對信號的數(shù)據(jù)采集提出了更高的要求，即要求實(shí)現(xiàn)高速、高精度的數(shù)據(jù)采集以及復(fù)雜、靈活多變的觸發(fā)工作模式。
　　本文介紹一種適用于多種型號雷達(dá)接收機(jī)的數(shù)據(jù)采集系統(tǒng)" title="采集系統(tǒng)">采集系統(tǒng)，采用該系統(tǒng)與一臺插有PCI數(shù)據(jù)通信卡的PC機(jī)配合，可以實(shí)現(xiàn)回波I、Q兩路信號的同步采集，采樣率最高可達(dá)12Mb/s，數(shù)據(jù)緩沖區(qū)為512KByte(可擴(kuò)充)。另外還具有以下功能：(1)支持多種數(shù)據(jù)格式；(2)程控設(shè)置采樣時鐘和同步方式；(3)程控可變的延遲觸發(fā)功能；(4)程控設(shè)置每次觸發(fā)后的采樣長度； (5)程控設(shè)置單次數(shù)據(jù)采集長度等。
1 系統(tǒng)工作原理及構(gòu)成
　　雷達(dá)接收機(jī)高速數(shù)據(jù)采集系統(tǒng)" title="高速數(shù)據(jù)采集系統(tǒng)">高速數(shù)據(jù)采集系統(tǒng)框圖如圖1所示。計(jì)算機(jī)是雷達(dá)接收機(jī)高速數(shù)據(jù)采集系統(tǒng)的控制平臺和接收終端。PCI數(shù)據(jù)通信卡采用ADLINK公司的PCI7200卡，置于PC機(jī)內(nèi)部，負(fù)責(zé)計(jì)算機(jī)與采集系統(tǒng)之間的通信，主要完成兩個功能：(1)計(jì)算機(jī)通過它發(fā)送控制代碼至單片機(jī)，進(jìn)而控制數(shù)據(jù)的采集與時序傳送；(2)雷達(dá)接收機(jī)接收的數(shù)據(jù)經(jīng)高速靜態(tài)存儲器(SRAM)緩存后通過它送至計(jì)算機(jī)內(nèi)存，用于數(shù)據(jù)整理和分析，進(jìn)而驗(yàn)證算法和測試?yán)走_(dá)接收機(jī)的性能等。

　　系統(tǒng)由兩大功能模塊組成：計(jì)算機(jī)控制模塊和數(shù)據(jù)采集模塊" title="數(shù)據(jù)采集模塊">數(shù)據(jù)采集模塊。
1.1 計(jì)算機(jī)控制模塊
　　計(jì)算機(jī)通過PCI數(shù)據(jù)采集卡發(fā)送控制代碼至單片機(jī)(AT89C51)，單片機(jī)接收到的數(shù)據(jù)經(jīng)整理后送至數(shù)據(jù)采集模塊以完成數(shù)據(jù)采集模塊的參數(shù)配置。其操作流程如圖2所示。

　　本系統(tǒng)中的參數(shù)設(shè)置包括接收機(jī)通道選擇、并/串選擇、數(shù)據(jù)格式選擇、采樣時鐘選擇、時鐘邊沿選擇、時鐘延時設(shè)置、數(shù)據(jù)長度設(shè)置等。由以上參數(shù)按照一定的次序組合成控制代碼，再加上數(shù)據(jù)采集啟動命令共需要五個字節(jié)的數(shù)據(jù)，通過PCI數(shù)據(jù)通信卡按照一定的時序送至單片機(jī)。
　　計(jì)算機(jī)控制模塊與數(shù)據(jù)采集模塊之間的通信必須按照統(tǒng)一的協(xié)議進(jìn)行，因此單片機(jī)在接收到控制代碼之后需要進(jìn)行數(shù)據(jù)編碼。相應(yīng)地，在數(shù)據(jù)采集模塊中也需要進(jìn)行譯碼操作。這里按照高半字節(jié)為地址、低半字節(jié)為數(shù)據(jù)的原則進(jìn)行編碼，原來五個字節(jié)的數(shù)據(jù)編碼后為九個字節(jié)的數(shù)據(jù)(其中采集控制命令單獨(dú)占用一個字節(jié))，再由單片機(jī)產(chǎn)生相應(yīng)的發(fā)送時鐘將數(shù)據(jù)傳送至數(shù)據(jù)采集模塊。
1.2 數(shù)據(jù)采集模塊
　　此模塊完成采集系統(tǒng)的數(shù)據(jù)采集功能，由高速靜態(tài)存儲器(SRAM)、時序產(chǎn)生與整理電路、數(shù)據(jù)采集與傳送電路組成。其中，高速SRAM用于采集數(shù)據(jù)的緩存。
　　精確的時序控制是數(shù)據(jù)采集模塊的關(guān)鍵所在，時序邏輯的定時準(zhǔn)確、穩(wěn)定性好，對雷達(dá)系統(tǒng)尤為重要。本系統(tǒng)采用VLSI可編程邏輯器件(如Lattice公司的CPLD器件ispLSI-1032)來實(shí)現(xiàn)，其具有集成度高、體積小、功耗低、工作穩(wěn)定、抗干擾性強(qiáng)等優(yōu)點(diǎn)。
1.2.1 時序產(chǎn)生與整理
　　采集系統(tǒng)的工作時鐘可以使用內(nèi)時鐘，即內(nèi)部晶振產(chǎn)生的10MHz時鐘，也可以使用外時鐘，即由雷達(dá)接收機(jī)本身提供的時鐘。對于不同型號的雷達(dá)接收機(jī)，數(shù)據(jù)的工作格式可以是并行格式或者串行格式。不同的數(shù)據(jù)格式所要求的工作時序不同，本文介紹串行工作方式。
　　串行工作方式下，雷達(dá)接收機(jī)提供串行位時鐘(SK)和串行幀時鐘(SH1)，I、Q支路數(shù)據(jù)均為24位，先傳送I路數(shù)據(jù)最高位，最后傳送Q路數(shù)據(jù)最低位。采集系統(tǒng)要正確地完成數(shù)據(jù)采集，需要具備：(1)串行同步時鐘，其頻率為位時鐘的1/48，相當(dāng)于SH1; (2)串轉(zhuǎn)并寄存器時鐘(SH2)，其頻率為位時鐘的1/24，并且由串行同步時鐘同步。本系統(tǒng)使用48進(jìn)制計(jì)數(shù)器。當(dāng)SH1到來時，48進(jìn)制計(jì)數(shù)器開始對SK計(jì)數(shù)，每計(jì)至24、48時產(chǎn)生進(jìn)位信號，即為SH2，其上升沿與SK的上升沿對齊。
　　如果SH1的正脈寬較大，則不能很好地同步計(jì)數(shù)器，系統(tǒng)可對SH1進(jìn)行邊緣提取，窄脈沖能很好地同步SH2。SH2既是串轉(zhuǎn)并寄存器的時鐘，也是串行數(shù)據(jù)采集與傳送的工作時鐘。
　　考慮到系統(tǒng)存在一定的門延時，SH2與I路最高位SK時鐘上升沿可能存在1~3個位時鐘間隔，系統(tǒng)中分別設(shè)置SK及SH2有0~3個位時鐘間隔的延時，這樣SH2與I路最高位SK時鐘的上升沿可以有-3~3個位時鐘間隔，更大限度地兼容了多種型號的雷達(dá)接收機(jī)的數(shù)據(jù)采集。
　　此外，某些型號的雷達(dá)接收機(jī)需要主同步脈沖(M0)同步整個數(shù)據(jù)采集，根據(jù)同步采集的數(shù)據(jù)與M0脈沖的相對關(guān)系進(jìn)行相關(guān)參數(shù)的分析與計(jì)算。串行工作方式下，系統(tǒng)用M0脈沖同步SH2。
1.2.2 數(shù)據(jù)采集與傳送
　　數(shù)據(jù)采集與傳送電路由有限狀態(tài)機(jī)實(shí)現(xiàn)，其時序如圖3所示。

　　系統(tǒng)采用帶有異步清零端和使能端的同步計(jì)數(shù)器(計(jì)數(shù)長度由計(jì)算機(jī)控制模塊設(shè)置，圖3中以1K個樣本點(diǎn)為例，設(shè)定異步清零和使能端都是高有效)；計(jì)數(shù)器的輸出端連接存儲器的地址端。
　　有限狀態(tài)機(jī)包括三個主要狀態(tài)：數(shù)據(jù)采集、I通道傳送、Q通道傳送，以及初始態(tài)、主要狀態(tài)間的過渡態(tài)。使用三位狀態(tài)寄存器，其時鐘采用系統(tǒng)工作時鐘(串行工作方式下為SH2)。
　　由圖3可以看出：啟動采集命令之前，系統(tǒng)處于初始態(tài)，同步計(jì)數(shù)器沒有時鐘輸入，清零有效，使能無效。啟動采集命令之后，寫脈沖使用系統(tǒng)工作時鐘，同步計(jì)數(shù)器使用系統(tǒng)工作時鐘，M0正脈沖(或經(jīng)過窄脈沖提取的M0)到來時，通過RS觸發(fā)器的置位端使能計(jì)數(shù)器工作。
　　計(jì)數(shù)器產(chǎn)生進(jìn)位信號(DATAEND)，完成數(shù)據(jù)采集工作，之后關(guān)閉同步計(jì)數(shù)器，進(jìn)入過渡態(tài)，為I、Q通道數(shù)據(jù)的傳送作準(zhǔn)備。進(jìn)位信號(DATAEND)延時一個工作時鐘周期后，結(jié)束過渡態(tài)，進(jìn)入數(shù)據(jù)傳送狀態(tài)。系統(tǒng)提供兩個控制信號S1、S2，用于I、Q通道使能。當(dāng)S1=0、S2=1時，使能I通道；當(dāng)S1=1、S2=0時，使能Q通道。兩個通道的數(shù)據(jù)傳送使用同樣的計(jì)數(shù)器，狀態(tài)之間的轉(zhuǎn)換條件為計(jì)數(shù)器的進(jìn)位信號有效。雙通道數(shù)據(jù)傳送完畢后，系統(tǒng)重新進(jìn)入初始態(tài)，等待下次數(shù)據(jù)采集的啟動命令。
2 系統(tǒng)控制軟件
　　系統(tǒng)與插有PCI數(shù)據(jù)通信卡的PC機(jī)配合實(shí)現(xiàn)I、Q兩路數(shù)據(jù)的同步采集，PC機(jī)作為高速數(shù)據(jù)采集系統(tǒng)的主控單元，主要完成其與系統(tǒng)之間的狀態(tài)、數(shù)據(jù)和命令交換。軟件采用Microsoft公司的Visual C++編寫，主要包括系統(tǒng)初始化、系統(tǒng)參數(shù)設(shè)置、數(shù)據(jù)錄入、數(shù)據(jù)存取以及數(shù)據(jù)后處理等模塊。
　　系統(tǒng)上電后，軟件完成初始化，即加載數(shù)據(jù)通信卡的驅(qū)動程序。在啟動采集系統(tǒng)工作之前，必須根據(jù)整個系統(tǒng)的工作要求進(jìn)行相應(yīng)的參數(shù)設(shè)置，主要包括采集通道、數(shù)據(jù)格式、采樣時鐘、時鐘邊沿、數(shù)據(jù)長度、時鐘延時等參數(shù)的設(shè)置，計(jì)算機(jī)將以上參數(shù)按照協(xié)議的格式通過串口與采集系統(tǒng)中的單片機(jī)控制模塊建立通信，進(jìn)而控制采集系統(tǒng)的工作。軟件還可以設(shè)置串口通信的串口號、波特率、數(shù)據(jù)位、停止位、奇偶校驗(yàn)位等。
　　參數(shù)設(shè)置后，啟動采集命令即可進(jìn)行數(shù)據(jù)的錄入，根據(jù)采集長度軟件可設(shè)置一定大小的緩沖區(qū)，并將緩沖區(qū)的內(nèi)容實(shí)時保存到指定的文件中。
　　數(shù)據(jù)后處理模塊包括時域波形的顯示、頻譜分析及顯示、雷達(dá)接收機(jī)相關(guān)參數(shù)的分析等。軟件界面缺省顯示時域的波形及其頻譜。
3 性能測試
　　在數(shù)據(jù)采集系統(tǒng)的性能測試中，常用的一種測試方法是FFT分析。雷達(dá)接收機(jī)測試信號采用單頻信號，為了防止頻譜泄漏對SNR計(jì)算的影響，計(jì)算中采用了相位補(bǔ)償技術(shù)^[3]。圖4是某相控陣?yán)走_(dá)的實(shí)測結(jié)果，其中信號頻率為500kHz，采樣頻率為8MHz，采樣點(diǎn)數(shù)為2048個，A/D轉(zhuǎn)換器位數(shù)為16位。圖4中上圖為零中頻信號兩支路的時域波形(只顯示64點(diǎn))，下圖為信號的幅度譜。由FFT分析可得：SNR為61.6dB，A/D轉(zhuǎn)換器的有效位數(shù)(ENOB)為12.3位，達(dá)到了良好的性能。

　　本系統(tǒng)采用可編程邏輯器件實(shí)現(xiàn)，簡化了電路設(shè)計(jì)，提高了靈活性。由于使用了高速緩存和基于PCI總線的數(shù)據(jù)通信卡，可以實(shí)現(xiàn)數(shù)據(jù)的高速和高精度采集。由于對多種格式數(shù)據(jù)具有兼容性，使得系統(tǒng)適用于多種型號的雷達(dá)接收機(jī)，這對于雷達(dá)接收機(jī)的參數(shù)測試以及接收機(jī)研制有著重要的意義。