頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于FPGA的出租车计费系统设计 出租车计费系统大多利用单片机进行控制，较易被改装，且故障率较高。针对这一问题，设计了一种基于FPGA的出租车计费系统，可模拟汽车行驶、暂停等待，停止等过程，并可同时显示金额、乘车总路程。设计采用层次化设计方法，用VHDL语言进行编程，开发软件为MAX+plusⅡ。经测试，波形与仿真结果都满足设计要求。 發(fā)表于：2011/7/21 FPGA时钟设计 摘要：在FPGA设计中，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD／FPGA时通常采用如下四种类型时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。 發(fā)表于：2011/7/21 基于FPGA的IJF数字基带编码的实现 本方案采用FPGA和集成器件来实现IJF编码和IJF－OQPSK调制具有高度集成化、配置灵活、性能稳定、易于实现的特点，由于IJF编码有很多性能更好的变形，只需在此基础修改ROM中的波形系数即可进一步实现多种IJF编码方案。 發(fā)表于：2011/7/20 针对低功耗、成本敏感的FPGA应用，新的LATTICE DIAMOND设计软件提供了更强大的设计功能 莱迪思半导体公司（NASDAQ: LSCC）今天宣布推出Lattice Diamond®设计软件，针对莱迪思FPGA产品的旗舰设计环境。Lattice Diamond 1.3软件的用户将受益于主要的新功能，包括时钟抖动分析。现在Lattice Diamond 1.3软件还集成了莱迪思的PAC- Designer ®6.1混合信号设计工具（也在今天发布），为莱迪思的可编程混合信号Platform Manager™器件提供设计支持 。 發(fā)表于：2011/7/20 IC China 2011十月举行九大专题研讨会正在筹备中 由中国国际贸易促进委员会电子信息行业分会、中国半导体行业协会、上海市经济和信息化委员会主办的第九届中国国际半导体博览会暨高峰论坛IC China 2011将于10月26-28日在上海世博主题馆1号馆举行。博览会同期举办的高峰论坛和专题研讨会将是本次活动的一大亮点。 發(fā)表于：2011/7/20 基于Q-Coder算术编码器IP核的设计 基于Q-Coder算术编码器的IP核设计[图],1概述JPEG2000[1,2]是新的静止图像压缩标准，它具有的多种特性使得它有着广泛的应用前景。 發(fā)表于：2011/7/20 基于DSP和CPLD的宽带信号源的设计 信号源是雷达系统的重要组成部分。雷达系统常常要求信号源稳定、可靠、易于实现、具有预失真功能，信号的产生及信号参数的改变简单、灵活。本文采用DSP和CPLD来设计信号源的控制部分，一方面能利用DSP软件控制的灵活性，另一方面又能利用CPLD硬件上的高速、高集成度和可编程性。使用这种方法可以充分利用软件支持来生成和加载任意波形数据，并能方便地实现对信号参数的控制和对波形数据的随意修改，同时又能保证信号产生的高速、灵活可控。 發(fā)表于：2011/7/20 FPGA控制下面阵CCD时序发生器设计及硬件实现 CCD是利用光电转换原理把图像信号转换为电信号，即把一幅按空间域分布的光学图像，转换成为一串按时间域分布的视频信号的半导体元器件。因其具有体积小、重量轻、功耗低、灵敏度高、工作稳定、寿命长、自扫描和便于同计算机接口等优点，被广泛应用于图像传感和非接触式测量。CCD应用的关键问题之一，是驱动时序发生器设计。它直接关系到CCD的信号处理能力、转换效率和信噪比等光电转换特征。针对Sony公司面阵CCD ICX098BQ的工作原理和驱动时序的要求，给出了驱动时序发生器的具体设计，使用VHDL语言对驱动时序发生器的实现方案进行了硬件描述，采用Quartus II 8．0对所设计的时序发生器进行了功能仿真，在该驱动时序发生器作用下，对Sony公司ICX98BQ面阵CCD产生的输出信号波形进行了验证。 發(fā)表于：2011/7/20 基于CPLD的雷达仿真信号设计实现 雷达仿真信号发生器主要由输入输出控制和产生仿真信号的CPLD芯片两部分组成。输入输出控制信号是利用测试系统的工控机通过数字I/O卡来产生，当工控机通过数字I/O卡输出有效信号时，发生器将会输出相应的脉冲信号。雷达仿真信号发生器的结构如图1所示。 發(fā)表于：2011/7/20 基于DSP+CPLD的智能IED设计 该系统应用于智能变压器系统中，可多个通道同步采集，转换精度高。经实验验证，信号采集模块的实时性和精度上都取得良好的效果，且工作稳定可靠。该系统采用高速14位并行A/D转换器，简化了接口设计，提高了读取速度以及数据处理速度。通过CPLD实现各种复杂控制信号，通过改变XF引脚的电平，可以将外扩SRAM、Flash映射到数据空间或程序空间。DSP芯片通过CPLD芯片连接高精度数据采集芯片MAX125实现信号的多路高速同步实时数据采集，抗干扰能力强，并利用FFT算法准确计算出电网谐波因数、功率角、介损角。 發(fā)表于：2011/7/20 <…375376377378379380381382383384…>
