頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 淺談綜合布線系統(tǒng)施工工藝 本文主要論述在施工過程中綜合布線系統(tǒng)的施工工藝，對布線系統(tǒng)中的端接設(shè)備安裝及續(xù)接、面板安裝、光纖施工、信息插座和光纜芯線終端安裝、線纜敷設(shè)和終接、機(jī)柜及配線架安裝、布線管理等方面進(jìn)行闡述，供同仁借鑒。 發(fā)表于：8/9/2011 Kyma公司推高摻雜的n+型氮化鎵體單晶襯底 美國Kyma公司新推出高摻雜n+型氮化鎵體單晶襯底，尺寸為10´10mm-2和18´18mm-2,同時他們也正在研發(fā)直徑2英寸的氮化鎵襯底，下一步是進(jìn)入量產(chǎn)階段。這次Kyma新研制的高摻雜n+型氮化鎵襯底的電阻率小于0.02歐姆厘米，導(dǎo)電能力得到極大提高，電阻率比他們以前的n型氮化鎵襯底低兩個數(shù)量級。此外，Kyma也成功開發(fā)了高摻雜n+型氮化鎵襯底晶片，n型載流子濃度達(dá)到了6´1018cm-3，對應(yīng)電阻率僅為0.005歐姆厘米。Kyma公司此前的n型氮化鎵產(chǎn)品仍然在出售，以后將被標(biāo)記為n-型號。 發(fā)表于：8/9/2011 基于FPGA二次群分接器的實(shí)現(xiàn) 本文對二次群的分接處理，提出了一種基于FPGA的方案，介紹了二次群的幀結(jié)構(gòu)，給出了幀頭捕獲、幀丟失告警、負(fù)碼速調(diào)整等VHDL語言的關(guān)鍵程序。在QUARTUSII軟件中編譯完成，資源僅占用三十多個LE，給二次群設(shè)備的設(shè)計(jì)提供了一種參考，具有很高的應(yīng)用價值。 發(fā)表于：8/9/2011 納米管有毒追蹤：罪魁禍?zhǔn)譃樯a(chǎn)工藝！ 美國半導(dǎo)體研究聯(lián)盟機(jī)構(gòu)SemiconductorResearchCorp.（SRC）發(fā)現(xiàn)，納米管（nanotube）本身可能并不像先前的一些報告所說的具有毒性。 發(fā)表于：8/9/2011 PCB敷銅工藝優(yōu)劣淺析 敷銅作為PCB設(shè)計(jì)的一個重要環(huán)節(jié)，不管是國產(chǎn)的青越鋒PCB設(shè)計(jì)軟件，還國外的一些Protel,PowerPCB都提供了智能敷銅功能，那么怎樣才能敷好銅，我將自己一些想法與大家一起分享，希望能給同行帶來益處。所謂覆銅 發(fā)表于：8/9/2011 三星使用Cadence統(tǒng)一數(shù)字流程實(shí)現(xiàn)20nm芯片流片 CadenceEncounter工具集成平臺的流程與方法學(xué)的應(yīng)用，滿足了三星片上系統(tǒng)(SoC)產(chǎn)品對于高級20納米工藝技術(shù)的需要。該流程處理了IP集成與驗(yàn)證，以及20納米工藝的復(fù)雜設(shè)計(jì)規(guī)則。 發(fā)表于：8/9/2011 Mentor新Capital工具讓定義車型更容易 主要為汽車、航空和國防工業(yè)提供電氣系統(tǒng)和線束設(shè)計(jì)流程MentorGraphics的Capital產(chǎn)品套裝，日前增加了三個新功能，CapitalLevelManager、CapitalModularXC和CapitalPublisher，而三者結(jié)合應(yīng)用將Capital產(chǎn)品范圍完全擴(kuò)展至電氣系統(tǒng)和線束設(shè)計(jì)之外，具備定義、設(shè)計(jì)、制造、服務(wù)的綜合能力。MentorGraphics集成電子系統(tǒng)部戰(zhàn)略工程亞洲經(jīng)理RussellSwanson表示，采用了突破性技術(shù)的新工具，對于OEM廠商、線束制造商和售后服務(wù)均有很高的商業(yè)價值。 發(fā)表于：8/9/2011 數(shù)字電子系統(tǒng)的EDA設(shè)計(jì)方法研究 本文數(shù)字電壓表的功能由VHDL程序決定，用Max+Plus II軟件編譯、仿真和邏輯綜合后，下載到CPLD芯片EPF10K10LC84-4。CPLD工作主頻為100 MHz，邏輯綜合占用了174個邏輯單元，資源利用率為30％。 發(fā)表于：8/8/2011 基于FPGA的超聲波信號處理研究 為了降低超聲波流量檢測過程中噪聲對檢測精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開銷，提高了濾波器的運(yùn)算速度，并具有良好的降噪效果。 發(fā)表于：8/8/2011 基于FPGA的PCM30／32路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計(jì) 摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計(jì)軟件QuartusⅡ8．0為開發(fā)平臺，利用VerilogHDL硬 發(fā)表于：8/8/2011 ?…362363364365366367368369370371…?
