頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 基于FPGA的PCM30／32路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計 摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴大信道的傳輸容量提高信號傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計軟件QuartusⅡ8．0為開發(fā)平臺，利用VerilogHDL硬 發(fā)表于：8/8/2011 FC-AL系統(tǒng)中FPGA的彈性緩存設(shè)計 一個簡化的異步數(shù)據(jù)通信系統(tǒng)如圖1所示。接收機端從接收到的來自串行鏈路的比特流中提取時鐘信號Clk1，作為其工作時鐘源；而發(fā)送機端采用本地晶振和鎖相環(huán)產(chǎn)生的時鐘Clk2，作為其工作時鐘源。接收機在時鐘Clk1的上升沿把數(shù)據(jù)寫入彈性緩存，發(fā)送機在時鐘Clk2的上升沿從彈性緩存中讀出數(shù)據(jù)，從而實現(xiàn)數(shù)據(jù)的同步。 發(fā)表于：8/8/2011 基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng) 本文介紹了一種基于DSP的調(diào)幅廣播信號監(jiān)測系統(tǒng)，采用了數(shù)字信號處理的方法，與模擬監(jiān)測技術(shù)相比處理更加靈活、測量精度更高、并且大大提高了系統(tǒng)的可靠性。本系統(tǒng)已成功應(yīng)用于實踐，經(jīng)過實踐檢查，載波頻率測量精度達到1Hz，調(diào)幅度測量精度達到3%，測量效果滿足實際需要。 發(fā)表于：8/8/2011 LTE中卷積碼的譯碼器設(shè)計與FPGA實現(xiàn) 本文設(shè)計的譯碼器，利用Tail-biting卷積碼的循環(huán)特性，采用固定延遲的算法與維特比算法結(jié)合，使其硬件實現(xiàn)更簡單，采用并行結(jié)構(gòu)以及簡單的回溯存儲器方法，顯著提高譯碼器速度。在設(shè)計各個子模塊時，優(yōu)化了硬件結(jié)構(gòu)，減少占用資源和降低功耗，使其整體性能更優(yōu)。 本文設(shè)計的譯碼器在FPGA上實現(xiàn)和驗證，能達到135．78 MHz時鐘，該譯碼器達到了LTE系統(tǒng)所要求的122．88 MHz時鐘要求，達到了LTE系統(tǒng)所要求的整體性能，并已應(yīng)用到ASIC芯片設(shè)計中。 發(fā)表于：8/8/2011 中芯國際新CEO落定邱慈云：控制權(quán)爭奪告一段落 8月5日，記者從中芯國際內(nèi)部得知，華虹NEC現(xiàn)任CEO邱慈云將接替王寧國出任中芯國際首席執(zhí)行官兼執(zhí)行董事。 發(fā)表于：8/8/2011 臺積電28納米工藝量產(chǎn)受終端市場不振影響 超威(AMD)、輝達(NVIDIA)、高通(Qualcomm)新一世代28納米芯片已于第2季完成設(shè)計定案(tape-out)，并開始與臺積電討論下半年的投片計劃。 其中超威Southern Islands系列繪圖芯片將于第3季末量產(chǎn)，輝達Kepler系列繪圖芯片則會在第4季下旬量產(chǎn)，至于高通28納米ARM架構(gòu)應(yīng)用處理器Krait也將于9月后開始投片。 發(fā)表于：8/8/2011 基于視頻解碼芯片與CPLD的實時圖像采集系統(tǒng)的設(shè)計 本文設(shè)計了一套基于視頻解碼芯片SAA7114H與CPLD的實時圖像采集系統(tǒng),其硬件結(jié)構(gòu)簡單,系統(tǒng)穩(wěn)定,完全滿足基于DSP的活動目標(biāo)跟蹤系統(tǒng)的需要,具有很強的實用性,稍加改動即可用于其他場合,如監(jiān)控系統(tǒng)等。 發(fā)表于：8/6/2011 FPGA與USB技術(shù)在紡織品數(shù)字印刷機系統(tǒng)中的應(yīng)用 介紹了紡織品數(shù)字印刷機的設(shè)計概況以及USB控制器CY7C68013A的特性，闡述了通過Verilog HDL語言設(shè)計FPGA對 USB 控制器的訪問控制操作、USB控制器固件程序設(shè)計、USB驅(qū)動程序設(shè)計及PC端的應(yīng)用程序設(shè)計。測試結(jié)果表明， FPGA通過USB接口實現(xiàn)了高速可靠的數(shù)據(jù)傳輸。 發(fā)表于：8/5/2011 基于CPLD的位同步時鐘提取電路設(shè)計 本位同步時鐘提取方案已在CPLD器件上進行了仿真實現(xiàn)，通過以上的分析可知，本位同步時鐘的提取方案具有結(jié)構(gòu)簡單、節(jié)省硬件資源、同步建立時間短等優(yōu)點，在輸入信號有一次跳變后，系統(tǒng)出現(xiàn)連“1”連“0”，或信號中斷時，此系統(tǒng)仍然能夠輸出位同步時鐘脈沖，此后，只要輸入信號恢復(fù)并產(chǎn)生新的跳變沿，系統(tǒng)仍可以調(diào)整此位同步時鐘脈沖輸出而重新同步，此系統(tǒng)中輸入的時鐘信號頻率相對碼元速率越高，同步時鐘的位置就越精確，而當(dāng)輸入碼元速率改變時，只要改變本系統(tǒng)中的N值系統(tǒng)就可重新正常工作。 發(fā)表于：8/5/2011 CDMA 2000系統(tǒng)中前向鏈路卷積編碼器的FPGA實現(xiàn) FPGA是可編程邏輯器件，它的主要優(yōu)點在于可以借助EDA工具通過軟件編程對器件的硬件結(jié)構(gòu)和工作方式進行重構(gòu)，這就使得硬件設(shè)計具有軟件設(shè)計的靈活性和便捷性。本設(shè)計采用VHDL語言并選用可編程邏輯器件在QuartusⅡ下來實現(xiàn)CDMA 2000系統(tǒng)中的前向鏈路卷積編碼器。 發(fā)表于：8/5/2011 ?…362363364365366367368369370371…?
