摘 要： 介紹了一種采用SoPC技術(shù)，適用于光照度不夠均勻造成圖像灰度過于集中環(huán)境下的視頻處理與顯示設(shè)計(jì)。該系統(tǒng)基于FPGA技術(shù)，通過將NiosⅡ軟核處理器、用戶自定義邏輯模塊、存儲(chǔ)器、I/O等集成到單塊低成本的FPGA上，實(shí)現(xiàn)對解碼芯片SAA7113H的初始化及配置、視頻圖像灰度信號(hào)直方圖統(tǒng)計(jì)以及灰度均衡化的實(shí)時(shí)處理與顯示。其設(shè)計(jì)靈活、可靠性高，并且降低了成本和功耗。
關(guān)鍵詞： SoPC；I2C；灰度直方圖統(tǒng)計(jì)；灰度均衡化
當(dāng)前基于軟核處理器的圖像系統(tǒng)已成為研究的熱點(diǎn)，使用FPGA來構(gòu)建基于片上可編程系統(tǒng)(SoPC)的圖像處理系統(tǒng)，已成為一種趨勢[1]。因此，本文采用SoPC技術(shù)，在Altera公司單片Cyclone系列FPGA上使用IP資源復(fù)用技術(shù)集成了NiosII軟核處理器及各種輸入輸出接口，完成了對視頻圖像的采集、預(yù)處理、存儲(chǔ)和顯示幾大功能。本系統(tǒng)對圖像進(jìn)行了灰度均衡化處理，使系統(tǒng)應(yīng)用更廣。由于直方圖均衡能直接從已知的圖像中提取信息，不需要額外的參數(shù)說明，所以在軍用、航空、商業(yè)等領(lǐng)域，特別是紅外圖像增強(qiáng)領(lǐng)域[2]有實(shí)際的意義。SoPC是Altera公司提出來的一種靈活、高效的柔性設(shè)計(jì)，不需要修改硬件[3]，就可方便地?cái)U(kuò)展和修改嵌入式視頻采集功能。同時(shí)，由于融入眾多的IP核，保證了設(shè)計(jì)的高效、快速。
1 系統(tǒng)總體結(jié)構(gòu)及工作原理
系統(tǒng)框圖如圖1所示。系統(tǒng)上電后，Nios II軟核中的I2C控制總線對視頻采集模塊SAA7113H進(jìn)行配置，F(xiàn)PGA依靠像素時(shí)鐘和行、場信號(hào)同步采集SAA7113H芯片輸出的視頻信號(hào)中的灰度視頻數(shù)據(jù)，把采集到的灰度數(shù)據(jù)進(jìn)行灰度直方圖統(tǒng)計(jì)和灰度分布均衡化處理。Nios II軟核外部加一個(gè)延遲模塊，與灰度轉(zhuǎn)換模塊輸出的信號(hào)同步之后，視頻輸入模塊開始工作，通過存儲(chǔ)控制、DMA控制器傳輸視頻信號(hào)，LCD顯示控制等模塊顯示所采集的信號(hào)。所有處理都采用流水線操作，大大節(jié)省了系統(tǒng)的處理時(shí)間。
2 系統(tǒng)硬件設(shè)計(jì)
2.1 視頻解碼芯片SAA7113H初始化
本系統(tǒng)中視頻解碼器的初始化配置由Nios II軟核處理器通過I2C總線完成，主要包括對視頻解碼器的工作模式，輸出行、場同步參考信號(hào)的時(shí)序關(guān)系以及輸出數(shù)字信號(hào)的格式等進(jìn)行設(shè)置。I2C總線是由Philips公司開發(fā)的一種兩線制總線，由一條串行數(shù)據(jù)線SDA和一條串行時(shí)鐘線SCL組成，可以實(shí)現(xiàn)數(shù)據(jù)通信，完成芯片配置。首先，I2C總線控制器發(fā)出一個(gè)數(shù)據(jù)傳輸?shù)钠鹗紬l件：SCL信號(hào)保持高電平、而SDA信號(hào)由高電平變?yōu)榈碗娖綍r(shí)，開始傳輸?shù)刂窋?shù)據(jù)流。起始條件滿足后，發(fā)出一個(gè)8 bit的設(shè)備從地址，所有的外圍設(shè)備開始響應(yīng)起始條件并轉(zhuǎn)換下一個(gè)8 bit寄存器地址(7 bit地址+1 bit讀寫位)，由高位到低位依次傳輸。外圍設(shè)備識(shí)別出傳輸?shù)刂泛?，在?個(gè)時(shí)鐘脈沖(確認(rèn)位)把數(shù)據(jù)線變?yōu)榈碗娖?，然后開始將8 bit數(shù)據(jù)寫入或者讀出寄存器(讀寫位決定了數(shù)據(jù)的傳輸方向)。當(dāng)時(shí)鐘線SCLK為高電平、而數(shù)據(jù)線SDA由低電平變?yōu)楦唠娖綍r(shí)，表示一次數(shù)據(jù)傳輸完成，停止I2C總線，等待下一次的傳輸開始。圖2為I2C總線的數(shù)據(jù)傳輸時(shí)序圖。
從SAA7113H的4個(gè)模擬輸入端AI11、AI12、AI21、AI22輸入的視頻圖像信號(hào)，經(jīng)A/D轉(zhuǎn)換后產(chǎn)生數(shù)字色度信號(hào)和亮度信號(hào)，分別進(jìn)行亮度信號(hào)處理和色度信號(hào)處理。亮度信號(hào)處理的結(jié)果送到色度信號(hào)處理器，進(jìn)行綜合處理，產(chǎn)生YUV信號(hào)，經(jīng)格式轉(zhuǎn)化后從VPO(8位)輸出。所有這些功能均是在I2C總線控制下完成。SAA7113的寄存器配置通過I2C總線來進(jìn)行，遵從I2C總線協(xié)議。表1是SAA7113H寄存器的“寫”操作格式。
其中，S為起始位，條件是SCL為高電平、SDA有下降沿、ACK-s為從動(dòng)設(shè)備應(yīng)答位，P為終止位。在初始化過程中要注意：SAA7113H的節(jié)點(diǎn)地址(Slave Address)上電、RTS0為高電平時(shí)，其I2C寫地址為48H，讀地址為49H；RTS0為低電平時(shí)，其I2C寫地址為4AH，讀地址為4BH。
2.2 灰度直方圖統(tǒng)計(jì)及其均衡化
通過輸入系統(tǒng)獲取的圖像信息中含有各種各樣的噪聲與畸變，例如，光照度不夠均勻會(huì)造成圖像灰度過于集中，由CCD獲得的圖像經(jīng)過A/D轉(zhuǎn)換、線路傳送都會(huì)產(chǎn)生噪聲污染等，不可避免地會(huì)影響系統(tǒng)圖像的清晰程度，降低圖像質(zhì)量。但通過圖像增強(qiáng)可以改善圖像質(zhì)量。直方圖均衡化算法是空域圖像增強(qiáng)技術(shù)的重要算法，是圖像壓縮、圖像分割和圖像識(shí)別等后續(xù)圖像處理的基礎(chǔ)[2，4]，在圖像預(yù)處理技術(shù)中有廣泛的應(yīng)用。
2.2.1 直方圖均衡化原理
直方圖均衡是以概率論為基礎(chǔ)，運(yùn)用灰度點(diǎn)運(yùn)算來實(shí)現(xiàn)直方圖變換。原始圖像的直方圖包含了豐富的圖像信息，描述了圖像的灰度級內(nèi)容，反映了圖像的灰度分布情況。直方圖統(tǒng)計(jì)及均衡化的基本思想是對在圖像中像素個(gè)數(shù)多的灰度級進(jìn)行展寬，而對像素個(gè)數(shù)少的灰度級進(jìn)行縮減，從而達(dá)到清晰圖像的目的[5]。通過點(diǎn)運(yùn)算使輸入圖像轉(zhuǎn)換為在每一灰度級上都有相同的像素點(diǎn)的數(shù)目。在圖像增強(qiáng)處理中運(yùn)用如下公式：
(3)用累積分布函數(shù)作變換函數(shù)進(jìn)行圖像灰度變換。
2.2.2 基于FPGA的算法優(yōu)化及實(shí)現(xiàn)
算法的關(guān)鍵是在FPGA中實(shí)現(xiàn)直方圖統(tǒng)計(jì)和均衡后的映射關(guān)系表，本設(shè)計(jì)采用FPGA器件提供的Block RAM來存放直方圖和均衡后映射關(guān)系表。以雙端口RAM的數(shù)組結(jié)構(gòu)為核心，把整個(gè)算法分為兩個(gè)部分執(zhí)行：(1)統(tǒng)計(jì)原始圖像的各級灰度值，并存入灰度計(jì)數(shù)表RAM中；(2)對得到的灰度值做灰度映射，把映射后的結(jié)果存入到映射表RAM中，即生成均衡映射表。根據(jù)映射表就可以知道原始圖像某一灰度級經(jīng)過變換后的灰度級。經(jīng)過這樣的處理，就可以把原始圖像中密集分布的灰度值映射到經(jīng)過直方圖均衡化后的新的灰度級上。圖3為該算法的邏輯框圖。
考慮到FPGA的硬件特點(diǎn)，在接收圖像數(shù)據(jù)、計(jì)算此場的直方圖時(shí)，在FPGA內(nèi)實(shí)現(xiàn)浮點(diǎn)型數(shù)據(jù)運(yùn)算相對復(fù)雜且消耗較多邏輯資源，因此在對圖像進(jìn)行直方圖統(tǒng)計(jì)時(shí)將各灰度級像素點(diǎn)的個(gè)數(shù)作為直方圖數(shù)據(jù)：pu(uk)=nk，以避免使用浮點(diǎn)型數(shù)據(jù)運(yùn)算。對直方圖進(jìn)行均衡化處理，得到原灰度到均衡化后灰度映射關(guān)系表。本設(shè)計(jì)中的直方圖均衡化的算法具體的狀態(tài)轉(zhuǎn)移圖如圖4所示。其具體的轉(zhuǎn)移條件：啟動(dòng)信號(hào)有效時(shí)，由st1轉(zhuǎn)向st2；當(dāng)計(jì)數(shù)器1計(jì)數(shù)到255時(shí)，跳轉(zhuǎn)到st3；當(dāng)計(jì)數(shù)器1沒有計(jì)數(shù)到圖像高度減1或者計(jì)數(shù)器2沒有計(jì)數(shù)到圖像寬度減1時(shí)，跳轉(zhuǎn)到st3；當(dāng)計(jì)數(shù)器1計(jì)數(shù)到圖像高度減1且計(jì)數(shù)器2計(jì)數(shù)到圖像寬度減1時(shí)，跳轉(zhuǎn)到st5；當(dāng)計(jì)數(shù)器1沒有計(jì)數(shù)到255時(shí)，跳轉(zhuǎn)到st6；當(dāng)計(jì)數(shù)器計(jì)數(shù)到255時(shí)，跳轉(zhuǎn)到st7；當(dāng)計(jì)數(shù)器1計(jì)數(shù)到圖像高度減1且計(jì)數(shù)器2計(jì)數(shù)到圖像寬度減1時(shí)，跳轉(zhuǎn)到st1狀態(tài)；當(dāng)計(jì)數(shù)器1沒有計(jì)數(shù)到圖像高度減1或者計(jì)數(shù)器2沒有計(jì)數(shù)到圖像寬度減1時(shí)，跳轉(zhuǎn)到st6。在進(jìn)行計(jì)數(shù)統(tǒng)計(jì)時(shí)，計(jì)數(shù)器在檢測得到一個(gè)像素點(diǎn)的灰度之后，不僅要相應(yīng)地將計(jì)數(shù)器加1，而且對應(yīng)灰度值大于當(dāng)前灰度值的所有計(jì)數(shù)器都加1，這樣就能同時(shí)完成原始圖像各像素灰度值的統(tǒng)計(jì)和累積，減少了統(tǒng)計(jì)時(shí)間。
因?yàn)樵诨叶染馓幚磉^程中是以場為單位進(jìn)行的，在灰度均衡化處理完之后，要將場合并為幀。其操作是由Nios II軟核中的SDRAM控制器來完成奇偶場的合并?；叶染饣姆抡娼Y(jié)果圖如圖5所示。
3 視頻輸入模塊
視頻輸入模塊的結(jié)構(gòu)示意圖如圖6所示。經(jīng)過灰度變換YcrCb4：2：2格式視頻信號(hào)在像素時(shí)鐘控制下輸入FIFO緩沖器。彩條測試信號(hào)模塊在系統(tǒng)測試時(shí)，給出一個(gè)非常簡單的測試信號(hào)，可以模擬為信號(hào)源，以方便系統(tǒng)的調(diào)試。色度轉(zhuǎn)換模塊將YCrCb格式轉(zhuǎn)換為RGB格式，并把其值寫到FIFO緩沖器中。Avalon DMA把圖像數(shù)據(jù)寫到系統(tǒng)存儲(chǔ)器(SDRAM)中，當(dāng)完成一幀圖像需寫操作時(shí)，給Nios II處理器一個(gè)中斷信號(hào)。
在色度空間的轉(zhuǎn)換模塊中，采用FPGA片內(nèi)的資源，利用MegaCore構(gòu)造一個(gè)乘加器件完成運(yùn)算。根據(jù)轉(zhuǎn)換矩陣中YUV的比例關(guān)系，將信號(hào)放大一定的倍數(shù)，使其接近一個(gè)整數(shù)值。YUV信號(hào)的最大值為255，但是10 bit DATA可以接收1 023亮度等級的調(diào)節(jié)，所以這個(gè)比例可以放大4倍左右(如果超出1 023就按1 023的等級計(jì)算)。根據(jù)反復(fù)實(shí)驗(yàn)最后得出，按照如下的運(yùn)算規(guī)則最接近轉(zhuǎn)換矩陣：
4 Nios II系統(tǒng)的生成
用SoPC Builder可以進(jìn)行系統(tǒng)模塊硬件設(shè)計(jì)和底層軟件生成。進(jìn)行硬件模塊設(shè)計(jì)時(shí)，SoPC Builder提供了圖形化配置界面，備有一些常用外設(shè)的IP模塊，如SDRAM、Flash RAM、UART、Interval timer、Parallel I/O等。Nios II軟核所含的組件如圖7所示。
在SoPC Builder自帶的IP核庫中并沒有I2C配置模塊、視頻輸入模塊和LCD controller模塊的IP核，這些模塊是根據(jù)寄存器特點(diǎn)以及功能要求自行設(shè)計(jì)的，并以IP核的形式通過Avalon總線連接到SoPC系統(tǒng)上。在建立了基于Nios II處理器的SoPC系統(tǒng)后，需要進(jìn)行一些系統(tǒng)設(shè)置才能生成最終的Nios II系統(tǒng)。因此，系統(tǒng)配置除了對外設(shè)設(shè)置外，還包括啟動(dòng)程序、中斷向量表、系統(tǒng)啟動(dòng)地址等的設(shè)置。
本文介紹了基于SoPC技術(shù)的視頻采集方案以及對視頻信號(hào)進(jìn)行灰度直方圖統(tǒng)計(jì)及灰度均衡化的實(shí)現(xiàn)。該方案結(jié)合SoPC技術(shù)在軟硬件可裁剪、可升級、可擴(kuò)充等優(yōu)點(diǎn)，大大縮短了系統(tǒng)整體設(shè)計(jì)周期，有很好的應(yīng)用前景和科研價(jià)值。
參考文獻(xiàn)
[1] 王剛，張瀲.基于FPGA的SoPC嵌入式系統(tǒng)設(shè)計(jì)與典型實(shí)例[M].北京：電子工業(yè)出版社，2009.
[2] 劉延，任永杰，李群偉，等.基于FPGA的直方圖均衡實(shí)時(shí)并行算法及新架構(gòu)實(shí)現(xiàn)[J].紅外技術(shù)，2010(3).
[3] 李蘭英.NiosII嵌入式軟核SOPC設(shè)計(jì)原理及應(yīng)用[M].北京：北京航空航天大學(xué)出版社，2006.
[4] 唐崇武，李會(huì)方，何俊婷，等.改進(jìn)的直方圖均衡圖像增強(qiáng)算法及實(shí)現(xiàn)[J].信息安全與通信保密，2009(12).
[5] 魯恒.基于FPGA的實(shí)時(shí)圖像直方圖均衡增強(qiáng)設(shè)計(jì)[J].電子應(yīng)用技術(shù)，2006，32(11).