基于FPGA直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)

摘要針對(duì)一般無(wú)線通信系統(tǒng)抗干擾、抗噪聲以及抗多徑性能力差的缺點(diǎn)，提出了一種基于FPGA的直接序列擴(kuò)頻系統(tǒng)設(shè)計(jì)。該設(shè)計(jì)采用63位的pn碼作為擴(kuò)頻調(diào)制的碼序列，在發(fā)送端，對(duì)信息碼進(jìn)行擴(kuò)頻調(diào)制；在接收端，對(duì)收到的擴(kuò)

發(fā)表于：8/25/2011

利用CoolRunner-II CPLD設(shè)計(jì)GPS系統(tǒng)

GPS已在汽車、移動(dòng)電話、PDA甚至手表等越來(lái)越多的產(chǎn)品中出現(xiàn)。每家GPS供應(yīng)商都推出了數(shù)十種GPS產(chǎn)品，令消費(fèi)者不知如何選擇。

發(fā)表于：8/25/2011

空氣產(chǎn)品公司與中國(guó)地質(zhì)大學(xué)攜手合作加快新一代電子材料的開發(fā)速度

空氣化工產(chǎn)品公司 (Air Products，簡(jiǎn)稱空氣產(chǎn)品公司，紐約證券交易所代碼：APD)，作為全球領(lǐng)先的工業(yè)氣體和功能材料供應(yīng)商，今天宣布與中國(guó)地質(zhì)大學(xué)（武漢）可持續(xù)能源實(shí)驗(yàn)室合作啟動(dòng)了一項(xiàng)新的聯(lián)合研發(fā)項(xiàng)目，加速開發(fā)應(yīng)用于微電子產(chǎn)業(yè)的材料。本項(xiàng)目利用計(jì)算機(jī)建模技術(shù)，將能夠更深入地研究電子薄膜材料的沉積過程及其化學(xué)機(jī)理。這些研究獲得的成果將有助于指導(dǎo)新電子薄膜材料沉積前驅(qū)體分子的選擇，從而可以滿足開發(fā)下一代邏輯和存儲(chǔ)芯片的各方面需求。

發(fā)表于：8/24/2011

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[圖]

本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語(yǔ)言Verilog HDL編程，通過采用CPLD使數(shù)據(jù)采集的實(shí)時(shí)性得到提高。

發(fā)表于：8/24/2011

基于Virtex-5 FPGA的高速串行傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[圖]

該設(shè)計(jì)系統(tǒng)以Virtex-5為核心構(gòu)建的平臺(tái)，對(duì)AURORA協(xié)議下串行傳輸系統(tǒng)進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。通過對(duì)核心問題的解決，將計(jì)算機(jī)與外部擴(kuò)展很好的結(jié)合，達(dá)到信號(hào)傳輸?shù)母咚?、穩(wěn)定的目的。實(shí)驗(yàn)證明，板卡設(shè)計(jì)的整體思路和核心方法的解決是完備的，并使得板卡的傳輸速率和穩(wěn)定性的到了較大的提高。

發(fā)表于：8/24/2011

基于VerilogHDL濾波器的設(shè)計(jì)

VerilogHDL是目前應(yīng)用最廣泛的一種硬件描述語(yǔ)言，用于數(shù)字電子系統(tǒng)的設(shè)計(jì)?？捎盟M(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，并進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證，時(shí)序分析，邏輯綜合。小波濾波器的設(shè)計(jì)屬于復(fù)雜算法的電路設(shè)計(jì)，因此利用Veril—ogHDL對(duì)雙正交小波濾波器進(jìn)行建模、仿真，實(shí)現(xiàn)電路的自動(dòng)化設(shè)計(jì)，將是一種較為理想的方法。

發(fā)表于：8/24/2011

基于FPGA的通用異步收發(fā)器設(shè)計(jì)

采用Verilog HDL語(yǔ)言作為硬件功能的描述，運(yùn)用模塊化設(shè)計(jì)方法分別設(shè)計(jì)了通用異步收發(fā)器(UART)的發(fā)送模塊、接收模塊和波特率發(fā)生器，并結(jié)合現(xiàn)場(chǎng)可編程門陣列(FPGA)的特點(diǎn)，實(shí)現(xiàn)了一個(gè)可移植的UART模塊。該設(shè)計(jì)不僅實(shí)現(xiàn)了串行異步通信的主要功能，而且電路簡(jiǎn)單，工作穩(wěn)定、可靠，可以將其靈活地嵌入到各個(gè)通信系統(tǒng)中。

發(fā)表于：8/23/2011

基于FPGA的遠(yuǎn)距離測(cè)溫器數(shù)控系統(tǒng)設(shè)計(jì)

介紹了遠(yuǎn)距離測(cè)溫器的結(jié)構(gòu)組成和工作原理，設(shè)計(jì)了基于FPGA的遠(yuǎn)距離測(cè)溫器數(shù)控系統(tǒng)的數(shù)據(jù)采集與控制系統(tǒng)，使用Altera公司的Cyclonell系列的FPGA實(shí)現(xiàn)了包括數(shù)據(jù)采集、數(shù)據(jù)通信等控制功能，著重?cái)⑹隽擞布c軟件的實(shí)現(xiàn)方法。該數(shù)控系統(tǒng)具有測(cè)量精度高，低功耗等特點(diǎn)。

發(fā)表于：8/23/2011

基于FPGA的高速串行傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

作為高傳輸速率和低設(shè)計(jì)成本的傳輸技術(shù)，串行傳輸技術(shù)被廣泛應(yīng)用于高速通信領(lǐng)域，并已成為業(yè)界首選。在此基于對(duì)高速串行傳輸系統(tǒng)的分析，對(duì)實(shí)例進(jìn)行了總體設(shè)計(jì)驗(yàn)證，最終達(dá)到高速傳輸?shù)哪康摹?/a>

一種基于音頻解嵌的異步FIFO設(shè)計(jì)及FPGA實(shí)現(xiàn)

介紹了一種針對(duì)音頻解嵌中的音頻幀輸出而采用的特定異步FIFO的設(shè)計(jì)。重點(diǎn)闡述了針對(duì)這一特定情況需要考慮到的FIFO深度及讀寫指針復(fù)位控制以及利用讀寫地址格雷碼對(duì)FIFO的空、滿標(biāo)志信號(hào)的產(chǎn)生電路進(jìn)行邏輯設(shè)計(jì)，用Verilog HDL硬件描述語(yǔ)言對(duì)電路進(jìn)行RTL級(jí)設(shè)計(jì)，并使用Modelsim進(jìn)行功能仿真，最后通過FPGA進(jìn)行驗(yàn)證。

發(fā)表于：8/22/2011