摘 要: LED顯示屏作為高科技產(chǎn)品廣泛應(yīng)用于諸多領(lǐng)域，但在應(yīng)用中也逐漸暴露出不足，如每臺LED文字顯示屏需要一臺計算機控制等。提出了一種不攜帶計算機的低成本LED文字顯示屏的控制系統(tǒng)，并給出完整可行的系統(tǒng)硬件設(shè)計方案。
關(guān)鍵詞： LED顯示屏; 控制電路; 硬件設(shè)計
1 系統(tǒng)簡述
LED圖文顯示屏系統(tǒng)主要包括主控電路和LED屏體驅(qū)動電路兩部分。主控電路負責(zé)接收、更新、存儲以及處理待顯示的信息，刷新顯示RAM內(nèi)容，向LED屏體驅(qū)動電路傳送數(shù)據(jù)；LED屏體驅(qū)動電路負責(zé)點陣的逐行動態(tài)掃描，以及掃描控制信號、列數(shù)據(jù)信號的功率驅(qū)動。
1.1 LED顯示屏系統(tǒng)組成
在硬件控制電路中，采用了DSP+CPLD/FPGA的設(shè)計結(jié)構(gòu)，使主控系統(tǒng)具有較高的集成度，去掉了計算機部分。本設(shè)計的LED控制系統(tǒng)以TMS320LF2407為核心控制芯片，以可編程邏輯器件EP1K30為輔助控制芯片來實現(xiàn)系統(tǒng)功能，系統(tǒng)框圖如圖1所示。
1.2 LED顯示屏驅(qū)動電路設(shè)計
在LED顯示屏中利用視覺惰性改善驅(qū)動電路的設(shè)計，形成動態(tài)掃描驅(qū)動方式。由于顯示數(shù)據(jù)通常以字節(jié)的形式順序存放在控制系統(tǒng)的存儲器中，因此，在行掃描列控制顯示時，把顯示數(shù)據(jù)從存儲器中取出傳送到每一行對應(yīng)的列驅(qū)動器上。由于本系統(tǒng)中LED顯示屏列數(shù)較多，因此從控制電路到列驅(qū)動器的數(shù)據(jù)傳輸采用串行傳輸方式[1]。
對于串行傳輸來說，數(shù)據(jù)要經(jīng)過并行到串行和串行到并行兩次變換，因此列數(shù)據(jù)的準備時間可能相當長；在行掃描周期確定的情況下，留給行顯示的時間就少一些，影響到LED的亮度，為此采用重疊處理的方法：即在顯示本行各列數(shù)據(jù)的同時，準備下一行的列數(shù)據(jù)，這就需要列數(shù)據(jù)的顯示具有鎖存功能，本系統(tǒng)采用74HC595來實現(xiàn)。
1.3 基于DSP系統(tǒng)的LED顯示屏控制電路硬件設(shè)計
本系統(tǒng)采用DSP+RAM+FPGA結(jié)構(gòu)來設(shè)計脫機LED顯示控制系統(tǒng),系統(tǒng)總體方案如圖2所示， 選用TMS320
LF2407A[2]芯片作為LED顯示屏控制系統(tǒng)的微處理器。
其中的通信模塊和信息存儲器主要完成顯示信息的存儲和更新；漢字庫用于存儲各種字體的國標漢字，采用查表的方式調(diào)用需要顯示的漢字點陣數(shù)據(jù)，數(shù)據(jù)/程序存儲器用于數(shù)據(jù)緩存以及系統(tǒng)調(diào)試時的程序存儲；可編程邏輯器件產(chǎn)生顯示控制邏輯、訪問顯示緩沖區(qū)的讀寫控制邏輯以及各個模塊之間進行切換的控制邏輯，將顯示數(shù)據(jù)從顯示存儲器內(nèi)讀出并寫入相應(yīng)的顯示驅(qū)動器進行動態(tài)顯示。
1.3.1 串行通信模塊設(shè)計
TMS320LF2407A自帶的SCI模塊[3]，支持CPU與其他使用標準格式的異步外設(shè)之間的數(shù)字通信。在主控系統(tǒng)，設(shè)計了RS232異步串行通信方式和基于GSM模塊的短消息無線傳輸方式。
1.3.2 外部存儲器的擴展和信息存儲模塊的設(shè)計
在DSP中有32 KB的Flash程序存儲器，544 B雙口RAM和2 KB的單口RAM。為避免從信息顯示存儲器提取數(shù)據(jù)送屏幕顯示時存在大量的高速數(shù)據(jù)搬移，出現(xiàn)上一次數(shù)據(jù)還沒有處理完，下一次搬移就發(fā)生，從而造成數(shù)據(jù)丟失，因此在高速數(shù)據(jù)搬移時需要采取緩沖技術(shù)。本設(shè)計選用CYPRESS公司的型號為CY7C1021的靜態(tài)RAM作為緩存器。而系統(tǒng)的存儲模塊采用AM29F016D，由于AT89C55外擴的數(shù)據(jù)存儲器可尋址地址范圍是0x0000-0xFFFF，而LED顯示系統(tǒng)需要的存儲空間遠大于64 KB，因此采用分頁尋址。
2 基于FPGA的系統(tǒng)時序電路設(shè)計
基于系統(tǒng)整體考慮，該控制系統(tǒng)時序的原理框圖如圖3所示，根據(jù)讀寫轉(zhuǎn)換開關(guān)中的地址選擇器、讀寫信號產(chǎn)生器、讀寫選擇器來決定寫數(shù)據(jù)、寫地址以及讀數(shù)據(jù)與讀地址的連接，同時產(chǎn)生相應(yīng)的掃描控制信號。
2.1 顯示存儲器模塊的邏輯設(shè)計
系統(tǒng)采用兩組SRAM，兩組SRAM交替讀寫，在選擇顯示存儲器的大小時,考慮到控制系統(tǒng)最大的驅(qū)動LED顯示屏為256行x1 024列[3]，紅綠雙色，則一幀數(shù)據(jù)量最大為64 KB，為方便系統(tǒng)的升級,選用128 KB的靜態(tài)存儲器。為保證顯示的數(shù)據(jù)與LED屏驅(qū)動電路傳輸?shù)臄?shù)據(jù)同步，在系統(tǒng)中采用快速頁碼切換方式，通過控制兩組SRAM組的讀寫來完成顯示信息向LED顯示屏驅(qū)動電路顯示信號的轉(zhuǎn)換。具體對哪個顯示存儲器操作可以通過讀寫選擇器、地址選擇器一起控制,其流向控制器如圖4所示。
在讀寫控制器作用下，再配以正確的地址才能準確地從顯示存儲器讀寫數(shù)據(jù)。這由地址選擇器完成，地址選擇器的設(shè)計如圖5所示，2×16 MUX模塊為16 bit選擇器，輸入端為16 bit的讀寫地址Q[15..0]，A[15..0]，SEL為選擇控制信號，由DSP的通用I/O口PB4控制，結(jié)合讀寫控制模塊的分析：設(shè)快速切換的兩組SRAM位為X、Y。當PB4為高電平時，寫存儲器X，讀存儲器Y，通過讀寫控制器，把存儲器Y讀出數(shù)據(jù)發(fā)送給讀地址發(fā)生器，把要寫入的數(shù)據(jù)發(fā)送給存儲器X，地址選擇器匹配以正確的讀寫地址。為了確保一幀數(shù)據(jù)傳送完以后，才傳輸另一幀數(shù)據(jù)，通過DSP的PB7把控制信號讀出，只有當PB7和PB4一致時，才開始另一幀數(shù)據(jù)的傳送。
2.2 LED顯示屏分區(qū)
根據(jù)屏體的驅(qū)動電路以及分區(qū)方式，本系統(tǒng)將整屏256行×1 024列像素點陣分為16個分區(qū)[4]，為了降低控制系統(tǒng)到屏體的信號傳輸頻率，采用16個分區(qū)同時傳輸?shù)姆椒?。兩?4HC595連成16 bit的串/并轉(zhuǎn)換電路，但因為要求各分區(qū)的數(shù)據(jù)分別存儲于不同的存儲器，從而大大增加了所需靜態(tài)存儲器的數(shù)量。為了解決傳輸信號頻率與存儲器數(shù)量之間的矛盾，采用下面的方法來完成LED大屏幕顯示數(shù)據(jù)的讀出：把16個分區(qū)的紅、綠數(shù)據(jù)存于同一個存儲器，按照這種各分區(qū)分行掃描的方式，完成整個LED大屏幕的掃描顯示。其控制電路如圖6所示。
2.3 顯示存儲器掃描時序控制電路
顯示存儲器掃描時序控制電路部分功能主要包括以下幾方面：(1)協(xié)調(diào)兩套幀存儲器的讀寫控制：即一組用于接收前一級傳過來的一幀完整的數(shù)據(jù)，另一組用于為后一級讀提供數(shù)據(jù)。這樣兩組顯示存儲器輪流交替被讀寫，以保證系統(tǒng)連續(xù)工作。(2)數(shù)據(jù)I/O口、地址總線接口和讀寫使能信號等，都要受場同步以及像素時鐘的協(xié)調(diào)控制。(3)產(chǎn)生讀存儲器的地址和寫存儲器地址、控制數(shù)據(jù)口數(shù)據(jù)的雙向流動以及產(chǎn)生讀寫控制信號。
3 仿真結(jié)果設(shè)計
其主要掃描控制信號仿真局部示意圖如圖7所示。
本系統(tǒng)的硬件控制電路采用了目前較為流行的DSP+CPLD/FPGA設(shè)計結(jié)構(gòu)，使主控系統(tǒng)具有較高的集成度，脫離了計算機，從而提高了系統(tǒng)的可靠性、保密性和易維護性，更有利于系統(tǒng)的升級換代。
參考文獻
[1] 張華,樊慶文,石華剛，等.一種經(jīng)濟型大屏幕LED顯示系統(tǒng)[J].自動化信息,2002,1:25-26.
[2] 劉和平,王維俊,江渝，等. TMS320LF240x DSP C語言開發(fā)應(yīng)用[M]. 北京航空航天大學(xué)出版社,2003.
[3] 諸昌鈴.LED顯示屏系統(tǒng)原理及工程技術(shù)[M].成都:成都電子科技大學(xué)出版社,2000.
[4] KURDTHONGMEE W. Design and implementation of an FPGA-based multiple-color LED display, Elesevier.B.V, 2004.