電子產(chǎn)品不斷提高的復(fù)雜性無疑為測試工程師帶來巨大的挑戰(zhàn)。許多被測設(shè)備(DUT)需要更加復(fù)雜的測試方法，而傳統(tǒng)測試儀器往往無法滿足這些復(fù)雜的測試需求。在這種情況下，可以基于模塊化儀器架構(gòu)，通過軟件自定義的方式開發(fā)滿足復(fù)雜功能需求的測試系統(tǒng)；模塊化儀器平臺PXI的快速發(fā)展就體現(xiàn)了這種需求。然而對于某些特殊應(yīng)用，基于軟件自定義的儀器有時也無法解決所有挑戰(zhàn)，因而需要將自定義的范圍從軟件進一步擴展到模塊化硬件以滿足高吞吐量、高確定性或更多的自定義需求。
而對于絕大多數(shù)測試與驗證工程師來說，硬件自定義并非易事。幸運的是，測試工程師也可以從摩爾定律中獲益。摩爾定律使CPU頻率得到不斷提高，從而使自定義測試系統(tǒng)的計算吞吐量也可不斷提升；另一方面，摩爾定律也正在推動另一種計算器件—現(xiàn)場可編程門陣列(FPGA)的發(fā)展。FPGA本質(zhì)上是一種特殊的數(shù)字電路，用戶可以通過軟件編程的方式重新配置其硬件邏輯。FPGA不僅可以幫助工程師縮短測試時間，而且可以實現(xiàn)一些過去只能通過自定義硬件來實現(xiàn)的測試功能。下文就將介紹FPGA在測試系統(tǒng)中的四種典型應(yīng)用。
執(zhí)行實時連續(xù)的測量
FPGA可以通過專享的硬件資源進行處理數(shù)據(jù)，從而實現(xiàn)較高的吞吐率，可以比通過I/O硬件先獲取數(shù)據(jù)再通過軟件執(zhí)行數(shù)據(jù)處理的速率更快。結(jié)合FPGA技術(shù)的測試系統(tǒng)，不是按照傳統(tǒng)意義上的“采集、數(shù)據(jù)傳輸、后處理”模式，而是可以直接在I/O采集之后就直接在FPGA硬件上執(zhí)行數(shù)據(jù)處理，這種系統(tǒng)可以連續(xù)地測試被測設(shè)備，從而縮短測試時間。
通過FPGA上的專用硬件資源可以實現(xiàn)實時測量，如快速傅里葉變換(FFT)等?；贔PGA硬件本身所具有并行執(zhí)行特性，可以對多個輸入通道同時進行測量，或者對單通道同時進行多種計算參數(shù)的測量。
圖1：使用FPGA硬件生成測試向量，并對采集數(shù)據(jù)進行實時連續(xù)分析
自定義觸發(fā)和采集
使用FPGA可以進行連續(xù)的實時信號處理或數(shù)據(jù)計算，從而可以添加自定義觸發(fā)和數(shù)據(jù)記錄功能，從而有選擇地傳遞所需的數(shù)據(jù)。相對于只能執(zhí)行一組固定操作的傳統(tǒng)儀器，帶有FPGA儀器的可重置特性可以滿足特定的硬件應(yīng)用需求。
例如，頻域觸發(fā)應(yīng)用就體現(xiàn)了FPGA可重置特性的優(yōu)勢。有些傳統(tǒng)頻譜分析儀可以使用頻率觸發(fā)功能，但不能實時進行。另一方面，矢量信號分析儀(VSA)可進行實時功率觸發(fā)，但不能實時地選擇感興趣的頻率信號。通過將FPGA技術(shù)添加到矢量信號分析儀中，您可以創(chuàng)建一個實時的、頻率相關(guān)的觸發(fā)功能，或者可以根據(jù)需要執(zhí)行其他自定義的觸發(fā)操作。
自定義協(xié)議接口
FPGA可以直接在硬件上對數(shù)據(jù)進行編解碼，而無需使用軟件將信號信息編碼成協(xié)議信號(或?qū)f(xié)議信號解碼成信號信息)。這樣就可以幫助簡化測試系統(tǒng)軟件，因為系統(tǒng)軟件只需要處理信號信息，使得協(xié)議級通信變得可行。而在過去，在只有預(yù)定義測試向量的情況下，是不適合通過軟件進行帶有協(xié)議通訊的測試的(例如，當基于協(xié)議數(shù)據(jù)需要快速決策時)。FPGA對于那些從接收到發(fā)送數(shù)據(jù)間需要快速響應(yīng)的應(yīng)用也是有必要的，在這種情形下，測試硬件必須能夠快速檢測和響應(yīng)。
因為FPGA是可通過軟件進行重配置的硬件資源，因此對于同一硬件，可以通過不同配置支持多種協(xié)議，從而促進硬件的重復(fù)使用。此外，還可以利用FPGA的硬件級執(zhí)行性能實現(xiàn)復(fù)雜的協(xié)議狀態(tài)機，此外基于FPGA的并行執(zhí)行特性，可以實現(xiàn)同一協(xié)議接口的多個實例，從而進行多個被測設(shè)備的并行測試。
閉環(huán)控制和動態(tài)測試
如今有許多被測設(shè)備需要與測試環(huán)境進行實時的信號交互，在這種情況下，如果測試系統(tǒng)不能對被測設(shè)備提供實時反饋信息，就可能無法提供足夠的測試覆蓋范圍。例如，現(xiàn)代通信方案通常包含確認數(shù)據(jù)包或比特數(shù)據(jù)。如果測試系統(tǒng)不能準確地解析這些確認數(shù)據(jù)包或比特，并及時作出響應(yīng)，那么可能無法正確地測試被測設(shè)備。在大多數(shù)情況下，只有硬件(FPGA)可以提供這種低延遲響應(yīng)。
另一個實例是硬件在環(huán)(HIL)測試系統(tǒng)。在HIL系統(tǒng)中，待測設(shè)備通常是控制器，而測試系統(tǒng)必須模擬被控對象的行為。這樣可以提高對控制器進行測試的性能和可靠性；在某些情況下，還可以在被控對象生產(chǎn)出來之前先通過測試系統(tǒng)模擬被控對象，從而對控制器的功能進行驗證。FPGA的高性能和低延遲可以基于確定性的閉環(huán)循環(huán)周期來準確地模擬被控對象的行為。
圖2：FPGA硬件可以對協(xié)議級通信進行編碼和解碼，從而簡化測試系統(tǒng)軟件
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。