許多市場領域（包括視頻廣播、軍事、醫(yī)學影像、基站）都得益于使用高密度 FIFO 器件方案的使用，其具有可編程的特點。并且比 SDRAM + FPGA 的體系結(jié)構(gòu)可以顯著節(jié)省成本和改進視頻質(zhì)量，使用系統(tǒng)級編程，可以使高密度 FIFO 設計更簡單，成本更低。在這篇文章中，我們將首先介紹幾個視頻應用，了解其數(shù)據(jù)路徑及需要處理的數(shù)據(jù)性質(zhì)。下一步，我們將盡力估計在視頻處理通道中操作數(shù)據(jù)的復雜性。然后會介紹可編程高密度 FIFO和其能力，以及它如何能更有效率的替代當前傳統(tǒng)的使用 SDRAM 和 FPGA 實現(xiàn)幀緩存的方案。
視頻應用概述：
圖 1 顯示了 IPTV 的系統(tǒng)框圖。輸入傳輸流可以是任何編碼形式如 DVB -ASI，MPEG2 或SDI，他們通過用多格式解碼器（multi-format CODEC）傳輸，轉(zhuǎn)換成(即解碼或重解碼)成H.264 傳輸流。經(jīng)編碼的傳輸流用通道信息封裝并通過以太網(wǎng)發(fā)送。在接收路徑，到來的傳輸流在顯示之前要進行解碼和后處理，例如降噪、顏色增強，縮放，去隔行等。
圖 2 顯示了一個用于電影制作和攝影棚的 HD(高清)專業(yè)相機的系統(tǒng)框圖。捕獲到的圖像經(jīng)過一個圖像處理器，進行色彩處理、亮度提高、數(shù)碼縮放、幀速率轉(zhuǎn)變等等。圖像處理單元通常使用一個基于 FPGA 的設計，由于大部分的圖像處理是專有的，會經(jīng)常發(fā)生變化。應用處理器管理與其它設備的通訊以及壓縮并存儲捕獲到的內(nèi)容到海量存儲(HDD)。應用處理器也有一個圖形引擎來進行屏幕顯示(OSD)，它和進來的視頻混合后顯示。
從上述例子中，我們可以看到數(shù)據(jù)處理包括兩種類型：
1) 幀同步:
在一些任務中需要幀同步（例如，通過以太網(wǎng)傳輸和接收時，當碼流速度不斷變化而解碼器需要一個恒速的傳輸流）。雖然存儲器對同步的要求似乎很小，但當涉及到多個碼流時它可能很顯著。這種同步可以由一個異步 FIFO 實現(xiàn)。
2) 幀存儲:
幀存儲在這些地方需要：任何暫時的處理如幀率轉(zhuǎn)換，數(shù)碼變焦(縮放)，或執(zhí)行去隔行。儲存的幀數(shù)量隨著需要的臨時信息數(shù)目增加而增加。當視頻數(shù)據(jù)按照本來的順序時，幀緩存也必須是“先進先出”。
通過上面的討論，我們可以說，所有的儲存和同步都可以使用 FIFO 實現(xiàn)。那么理想的 FIFO應該是多大的呢？一個典型的 1080p 幀，10 位 4:2:2 格式將需要存儲器大小為 39.55M 位(每行像素數(shù)*每幀行數(shù)*每像素比特數(shù)=1920*1080*20)。預計總?cè)萘靠梢酝ㄟ^需要存儲的幀數(shù)乘以這個數(shù)字。典型的視頻處理算法需要存儲 2 到 3 幀，這意味著總?cè)萘恳_到 120M 位。由于不可能有如此大的基于片上 SRAM 的 FIFO 存儲器，一般的方法是使用一個 DRAM 來緩存這個數(shù)據(jù)。
高密度FIFO -傳統(tǒng)的實施和及其復雜性。
幀緩存就是高密度 FIFO，傳統(tǒng)上使用外部 DDR SDRAM 實現(xiàn)。舉例說明一個典型的視頻處理應用和這些 FIFO 如何實現(xiàn)。
圖3顯示了一個典型情況的數(shù)據(jù)路徑，有4種不同來源的視頻流需要顯示在同一個顯示器上。四個以 1080p60(24 位 RGB)分辨率捕捉視頻的高清相機使用一個 cameralink 接口連接到系統(tǒng)上。色彩空間轉(zhuǎn)換 (從 RGB 到 YCbCr)及色度采樣降低（從 4:4:4 到 4:2:2）后，橫向和縱向幀按比例減少，并儲存在 DDR2 SDRAM 里。存儲的幀可以按要求讀回和定位，結(jié)果幀和融合幀然后提高采樣速度和色彩空間轉(zhuǎn)換為通過 LVDS 連接來驅(qū)動面板。
讓我們看看存儲器大小和帶寬要求:
(i)大小要求:
盡管這里沒有涉及到時間處理，為了避免一個源的兩幀被分開儲存，這樣當一幀正在寫時，另一個幀可能要讀回來。兩幀圖像的大小是((1920 * 1080* 16)/ 4)* 2 ~ = 63.3M 位。
(ii)帶寬要求
由于讀和寫路徑為復用的，所需帶寬是讀、寫路徑帶寬之和。
寫路徑頻率=(每個客戶端頻率)*( 客戶端數(shù)量)=(148.5/4 )* 4 = 148.5MHz讀路徑頻率=輸出幀分辨率頻率= 148.5 MHz。
實際的工作頻率為( (讀頻率+寫頻率) / 2 +其它開銷)，因為接口工作在雙數(shù)據(jù)速率，并且還有一些其它開銷，如 DRAM 存儲器刷新周期、bank 地址切換等等。假設為 80% 的效率，那么將在 185MHz 的頻率運行。
(iii)內(nèi)存接口大小和 I / O 需求:
當畫面以 16 位 4:2:2 格式存儲時，一個 16 位接口就足夠了。根據(jù)計算，F(xiàn)PGA的 I/O 總數(shù)的為 46：
時鐘引腳(2 個用于差分時鐘，1 個用于時鐘使能)= 3 引腳
命令引腳(片選，RAS， CAS， WE)= 4 引腳
地址引腳(14 個地址線、3 個 bank 地址線)= 17 引腳
數(shù)據(jù)線(X16 接口)= 16 引腳
數(shù)據(jù)選通及分離(4 個引腳用于 2 微分 DQS，2 個用于分離數(shù)據(jù))= 6 引腳
高密度 FIFO -離散的存儲器:
現(xiàn)在讓我們看看使用離散可編程高密度 FIFO 的實現(xiàn)方式和特性定義，這樣 DDR2 SDRAM存儲器就可以由簡單的數(shù)據(jù)存儲便可以由簡單的數(shù)據(jù)存儲代替。
(i)多隊列特點:
如果 FIFO 存儲器定義為一個單一塊的內(nèi)存，那么寫多個視頻流是不可能的。因此，F(xiàn)IFO 必須能夠配置并分成多個隊列。在上文的例子中，有四種不同的畫面要寫，并且四個幀必須同時從不同的隊列同時。因此，我們的應用需要至少八個隊列。
(ii)分離和重傳:
有可能從一個標準的 FIFO 曾經(jīng)讀過的數(shù)據(jù)又從 FIFO 丟失了。FIFO 指針可以重新編程，允許任何幀都可以根據(jù)需求多次讀出。
圖 4 顯示了賽普拉斯 CYFX072VXXX HD-FIFO 的框圖。
圖 5 給出了使用賽普拉斯 HDFIFO 替代 DDR2 芯片的應用案例。
讓我們再來看看存儲器大小和帶寬要求:
(i) 大小要求:
存儲器大小和 DDR2 SDRAM 的相同，為兩幀圖像的大小((1920 * 1080 * 16)/4)* 2 ~ = 63.3M 位。
(ii)帶寬要求:
由于讀和寫路徑是分立的，讀、寫的工作頻率可以不同。這相對于 DDR2 SDRAM 來說有很大的優(yōu)勢。
寫路徑頻率=(每個客戶端頻率)*( 客戶端數(shù)量)=(148.5/4 )* 4 = 148.5MHz
讀路徑頻率=輸出幀分辨率頻率= 148.5MHz。
實際的工作頻率對于讀和寫來說為單一的數(shù)據(jù)頻率 148.5MHz，這里沒有額外的開銷，如 DRAM 存儲器刷新周期和 bank 地址切換。
(iii)內(nèi)存接口大小和 I / O 需求:
當畫面以 16 位 4:2:2 格式存儲時，一個 16 位接口就足夠了。根據(jù)計算，F(xiàn)PGA的 I/O 總數(shù)的為 48：
時鐘引腳(1 個用于寫時鐘，1 個用于讀時鐘)= 2 引腳
命令引腳(寫使能，讀使能，輸入使能，輸出使能，3 個引腳用于選擇哪 8 個隊列寫，3 個引腳用于選擇哪 8 個隊列讀，1 個引腳用于分離，1 個引腳用于傳輸)= 12 引腳
數(shù)據(jù)引腳(16 個引腳用于寫數(shù)據(jù)，16 個引腳用于讀數(shù)據(jù))= 32 引腳
標志(1 個引腳用于空標志，1 個引腳用于滿標志)= 2 引腳
離散HD-FIFO相對于傳統(tǒng)實現(xiàn)的優(yōu)勢:
結(jié)構(gòu)優(yōu)點:
(i) 由于讀和寫路徑是分開的，沒有其它操作開銷，操作頻率可以降低一半以上，這些都是很顯著的優(yōu)勢。
(ii)由于使用的是 SDRAM 控制器，不需要仲裁機制，F(xiàn)PGA 內(nèi)部邏輯變得更簡單。
(i) 信號開關頻率降低一半以上，允許增加建立時間余量，相對于 DDR2 來說沒有嚴格的輸出同步要求。
(iv) 設計里時鐘域的數(shù)量減少了，因此降低了相關時序切換和交叉時鐘域的問題。
電氣優(yōu)點:
(i)減少了信號切換頻率，從而減少了線路板上的開關噪聲。
(ii) HD‐FIFO 的 IO 邏輯可以是任何 LVCMOS 接口，相對于 DDR2 SDRAM 的 SSTL2 邏輯有更大的噪聲冗余。
節(jié)省成本:
在高端 FPGA 的解決方案中使用 HD FIFO 可以節(jié)省 FPGA 資源，具體如下：
(i) SDRAM 控制器，降低了所需的存儲器，I/O，和邏輯
(ii)視頻處理功能，這些功能可以采用多隊列特征在 HD FIFO 上實現(xiàn)，如:
a. 視頻信號的隔行/去隔行
b. PIP 實施
c. 交叉信號處理
使用高密度 FIFO 可以節(jié)省邏輯元件，寄存器，內(nèi)存和 I / O，可以幫助開發(fā)人員把高
端 FPGA 換為更小的 FPGA，從而可以節(jié)省 20 ~ 30%的成本。
高密度 FIFO 基于 SRAM 技術(shù)，為客戶提供了高數(shù)據(jù)可靠性和低延遲性。簡單易用的總線接口可以減少實施和調(diào)試工作。高密度 FIFO 密度可以達到 144 Mb，速度可以到 150 MHz，具備 segment 特色，還有很多增值功能，如多隊列和可選的存儲器架構(gòu)，可以幫助開發(fā)人員設計更快、更有效率，從而使其適應廣泛的應用。它已經(jīng)是一個成熟的解決方案，可以加速推向市場的時間，同時減少相關設計工作。該器件還可提供很寬的擴展選擇，可以適應視頻廣播，軍事，醫(yī)學影像，基站(網(wǎng)絡)設備，滿足很多應用，如:
•普通高清格式幀緩存 (720p ，1080i ，1080p): 存儲四個 1080p 分辨率的幀
•HDTV/SDTV 幀同步
•交換或格式轉(zhuǎn)換器盒子
•高端數(shù)碼攝像機
•軍事雷達中高密度緩存
•醫(yī)學成像
•基站‐‐3G，4G 及網(wǎng)絡
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。