123,123,123

一种用于PCIe多通道的De-skew电路设计

2022年电子技术应用第11期

王可扬，吉兵，屈凌翔

中国电子科技集团公司第五十八研究所，江苏无锡214072

摘要： 在PCIe多通道数据传输过程中，当各通道数据到达时间不一致时，会引入相位偏移(Skew)问题。为了保证每条通道的接收端能够同时且正确处理接收到的数据，需要对传输数据进行预处理。提出了一种De-skew逻辑电路，利用同步FIFO实现了多通道的De-skew，完成了相应的逻辑设计。并利用UVM以及VIP技术搭建了验证平台，测试结果验证了设计的正确性和可行性。与其他常用解决方案对比表明，该逻辑设计具有全面性、优越性和可复用性。

關鍵詞： PCIe De-skew 多通道 FIFO

中圖分類號： TN402
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.222775
中文引用格式： 王可揚，吉兵，屈凌翔. 一種用于PCIe多通道的De-skew電路設計[J].電子技術應用，2022，48(11)：63-66，73.
英文引用格式： Wang Keyang，Ji Bing，Qu Lingxiang. De-skew circuit design for PCIe multi-lane[J]. Application of Electronic Technique，2022，48(11)：63-66，73.

De-skew circuit design for PCIe multi-lane

Wang Keyang，Ji Bing，Qu Lingxiang

China Electronics Technology Group Corporation No.58 Research Institute，Wuxi 214072，China

Abstract： In the process of multi-lane data transmission in PCIe, when the arrival time of data in each lane is inconsistent, the issue of skew will be introduced. In order to ensure that the receiver of each lane can process the received data simultaneously and correctly, it is necessary to preprocess the transmitted data. This paper presents a De-skew logic circuit, which explains how to use synchronous FIFO to realize multi-lane De-skew and complete the corresponding logic design. UVM and VIP technology are used to build a verification platform, the test results verify the correctness and feasibility of the design.Compared with other common solutions, the logic design has comprehensiveness, advantages and reusability.

Key words : PCIe；De-skew；mult-lane；FIFO

0 引言

PCI-Express(Peripheral Component Interconnect Express，PCIe)作為第三代高性能通用I/O總線技術，可以視作是PCI總線的改進版本。它不單繼承了PCI的一些良好特性，實現(xiàn)了PCI總線協(xié)議全部軟件的向下兼容^[1-2]，同時，在總線結構上進行了革命性的改變：一是從并行式變?yōu)榱舜惺?，二是采用了點對點的互連技術^[3]。此外，PCIe也支持如熱插拔、功耗管理、質量服務等高級特性^[4]。

目前PCIe5.0可支持最快32 GT/s的傳輸速率，同時，不僅支持單通道數(shù)據(jù)傳輸，也可以支持2路、4路、甚至32路的多通道數(shù)據(jù)傳輸。然而，在PCIe進行多通道數(shù)據(jù)傳輸時，即使使用同樣的時鐘源從發(fā)送端進行數(shù)據(jù)發(fā)送，如果不在接收端進行處理，仍然無法保證所有通道的數(shù)據(jù)能夠同時抵達接收端^[5]。因此各個通道間就會存在時差，這是因為實際電路中存在數(shù)據(jù)的傳輸延時。導致延時的因素有：(1)各通道信號線的長度不同；(2)線路板在印刷時的阻抗存在差別；(3)由于數(shù)據(jù)的串化和解串引入延遲；(4)外部因素例如溫度的影響等^[6-7]。

因為各通道的延時來源不盡相同，必然會使得各通道上的延時也有所區(qū)別。這也給消除多通道數(shù)據(jù)傳輸?shù)难訒r誤差帶來了更大的設計壓力。圖1所示為以四通道為例的情況。

本文詳細內容請下載：http://ihrv.cn/resource/share/2000005006。

作者信息：

王可揚，吉兵，屈凌翔

(中國電子科技集團公司第五十八研究所，江蘇無錫214072)

原創(chuàng)聲明：此內容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載。

相關內容