頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于CPLD的鍵盤控制器設(shè)計 由于CPLD的可再編程性質(zhì)，可以將同一裝置用于不同的鍵盤和產(chǎn)品，而收到高產(chǎn)量、低成本的效果，同時也節(jié)約了單片機的資源以做它用。可再編程的特點輔之簡便易用的設(shè)計工具，使設(shè)計可以進行晚期更改，提高了產(chǎn)品設(shè)計的靈活性，降低了風險。在單片機應(yīng)用系統(tǒng)中，利用鍵盤接口輸入數(shù)據(jù)，是實現(xiàn)現(xiàn)場實時調(diào)試、數(shù)據(jù)調(diào)整和各種參數(shù)設(shè)置最常用的方法。單片機的外圍鍵盤擴展電路有多種實現(xiàn)方式，例如直接利用單片機的I／O接口，或者采用8255A接口芯片，就可以實現(xiàn)外圍鍵盤的擴展功能。但是，在這些方法中，鍵盤擴展電路需要占用單片機的資源對按鍵 發(fā)表于：7/1/2011 基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn) 分頻器在CPLD/FPGA設(shè)計中使用頻率比較高,盡管目前大部分設(shè)計中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場合卻往往不能滿足要求。硬件工程師希望有一種靈活的設(shè)計方法,根據(jù)需要,在實驗室就能設(shè)計分頻器并馬上投入使用,更改頻率時無需改動原器件或電路板,只需重新編程,在數(shù)分鐘內(nèi)即可完成。為此本文基于 CPLD/FPGA用原理圖和VHDL語言混合設(shè)計實現(xiàn)了一多功能通用分頻器。 發(fā)表于：7/1/2011 基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程 基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程,討論了NiosⅡ軟棱的串口直接讀寫寄存器方式的編程方法，并給出了參考源代碼。它與C語言的標準輸入／輸出語句相比，可極大地縮短程序執(zhí)行時間，并使得CPU能同時處理其他事務(wù)。根據(jù)此代碼編寫了應(yīng)用測試程序，并進行了測試。測試結(jié)果顯示串口通信運行良好，較為穩(wěn)定。 發(fā)表于：7/1/2011 基于FPGA的線陣CCD驅(qū)動設(shè)計 使用FPGA器件實現(xiàn)對CCD驅(qū)動器的設(shè)計，很好的滿足了CCD應(yīng)用向高速、小型化、智能化發(fā)展的需求。在設(shè)計中，首先必須清楚CCD驅(qū)動時序的要求，并利用硬件描述語言進行科學的編程，這樣才能有效地完成設(shè)計需求。本文通過一個設(shè)計實例，來說明利用FPGA設(shè)計CCD驅(qū)動器的方法，經(jīng)過仿真測試，驗證了該設(shè)計滿足CCD驅(qū)動要求。 發(fā)表于：7/1/2011 CPLD在線纜快速測試技術(shù)中的應(yīng)用 本文作者創(chuàng)新點：利用CPLD 器件I/O 接口多的優(yōu)點，創(chuàng)新地將CPLD 引入到線纜測試技術(shù)中，實現(xiàn)了多條線纜連通性的同時測量。仿真實驗證明設(shè)計思路正確，方案可行，為高效、準確地實現(xiàn)電氣柜線纜組的測試提供了新的、有效的途徑。 發(fā)表于：7/1/2011 基于梯形圖-VHDL的CPLD開發(fā)方法研究 如果直接采用原理圖輸入工具或VHDL語言描述的方法來設(shè)計順序控制邏輯電路，則設(shè)計效率不高。這是因為順序控制邏輯電路中包含大量的I/O信號，控制邏輯就是這些I/O信號的邏輯組合，這些I/O信號在整個控制邏輯中會被大量引用，而原理圖輸入工具中的元件如邏輯門和觸發(fā)器等的輸入引腳數(shù)是固定的，邏輯引用不夠靈活，同時，I/O信號的大量引用又會使連線過于復雜。VHDL是一種文本設(shè)計工具，不是順序控制邏輯電路設(shè)計的專用工具，直接用它編寫的順序控制邏輯程序結(jié)構(gòu)零亂，不夠直觀，編程及調(diào)試效率都不高。 發(fā)表于：7/1/2011 靈活的現(xiàn)代CPLD汽車數(shù)字儀表板 本文簡要介紹一種創(chuàng)新的CPLD體系結(jié)構(gòu)，完全避免了使用微控制器及其驅(qū)動器，從而提供了低成本、低功耗組合數(shù)字儀表板解決方案。這一模擬儀表板解決方案(ADS)高效地實現(xiàn)了數(shù)字汽車網(wǎng)絡(luò)，充分發(fā)揮了數(shù)字技術(shù)的優(yōu)勢。 發(fā)表于：7/1/2011 基于NiosⅡ軟核的車輛牌照識別系統(tǒng)研制 傳統(tǒng)的PC 機+算法設(shè)計的車輛牌照識別系統(tǒng)由于體積大,已不能滿足便攜和露天使用的要求, 因此本文采用Nios Ⅱ軟核處理器在FPGA ( 現(xiàn)場可編程門陣列)上設(shè)計了一種車輛牌照自動識別的片上系統(tǒng)。 發(fā)表于：7/1/2011 基于軟核處理器的二頻機抖陀螺信號處理系統(tǒng) Nios II是Altera開發(fā)的嵌入式軟核處理器，采用RISC精簡指令集，具有外設(shè)可定制、可裁剪性等優(yōu)點，可方便嵌入Cvclone及Stratix系列 FPGA。陀螺信號處理系統(tǒng)中需要多種定制化的外設(shè)，而一般處理器無法滿足這種要求，因此NiosⅡ軟核處理器是處理激光陀螺陀螺信號的理想選擇。 發(fā)表于：7/1/2011 基于Microblaze軟核的嵌入式系統(tǒng)設(shè)計 結(jié)合實際項目的開發(fā)經(jīng)驗，詳細講解了基于Xilinx Microblaze軟核開發(fā)的整個流程，包括硬件平臺搭建、軟件平臺開發(fā)、嵌入式操作系統(tǒng)的加載以及用非易失性存儲設(shè)備對FPGA進行上電配置等內(nèi)容。利用FPGA軟核進行嵌入式系統(tǒng)開發(fā)，將得到越來越多的關(guān)注和應(yīng)用。 發(fā)表于：7/1/2011 ?…384385386387388389390391392393…?
