av无码不卡免费午夜福利,欧美a级成人淫片免费看,最近2019中文字幕在线

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動(dòng)化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于CPLD/FPGA的多功能分頻器的設(shè)計(jì)與實(shí)現(xiàn)

　分頻器在CPLD/FPGA設(shè)計(jì)中使用頻率比較高,盡管目前大部分設(shè)計(jì)中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場合卻往往不能滿足要求。硬件工程師希望有一種靈活的設(shè)計(jì)方法,根據(jù)需要,在實(shí)驗(yàn)室就能設(shè)計(jì)分頻器并馬上投入使用,更改頻率時(shí)無需改動(dòng)原器件或電路板,只需重新編程,在數(shù)分鐘內(nèi)即可完成。為此本文基于 CPLD/FPGA用原理圖和VHDL語言混合設(shè)計(jì)實(shí)現(xiàn)了一多功能通用分頻器。

發(fā)表于：7/1/2011

基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程

基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程,討論了NiosⅡ軟棱的串口直接讀寫寄存器方式的編程方法，并給出了參考源代碼。它與C語言的標(biāo)準(zhǔn)輸入／輸出語句相比，可極大地縮短程序執(zhí)行時(shí)間，并使得CPU能同時(shí)處理其他事務(wù)。根據(jù)此代碼編寫了應(yīng)用測試程序，并進(jìn)行了測試。測試結(jié)果顯示串口通信運(yùn)行良好，較為穩(wěn)定。

發(fā)表于：7/1/2011

基于FPGA的線陣CCD驅(qū)動(dòng)設(shè)計(jì)

使用FPGA器件實(shí)現(xiàn)對CCD驅(qū)動(dòng)器的設(shè)計(jì)，很好的滿足了CCD應(yīng)用向高速、小型化、智能化發(fā)展的需求。在設(shè)計(jì)中，首先必須清楚CCD驅(qū)動(dòng)時(shí)序的要求，并利用硬件描述語言進(jìn)行科學(xué)的編程，這樣才能有效地完成設(shè)計(jì)需求。本文通過一個(gè)設(shè)計(jì)實(shí)例，來說明利用FPGA設(shè)計(jì)CCD驅(qū)動(dòng)器的方法，經(jīng)過仿真測試，驗(yàn)證了該設(shè)計(jì)滿足CCD驅(qū)動(dòng)要求。

發(fā)表于：7/1/2011

CPLD在線纜快速測試技術(shù)中的應(yīng)用

本文作者創(chuàng)新點(diǎn)：利用CPLD 器件I/O 接口多的優(yōu)點(diǎn)，創(chuàng)新地將CPLD 引入到線纜測試技術(shù)中，實(shí)現(xiàn)了多條線纜連通性的同時(shí)測量。仿真實(shí)驗(yàn)證明設(shè)計(jì)思路正確，方案可行，為高效、準(zhǔn)確地實(shí)現(xiàn)電氣柜線纜組的測試提供了新的、有效的途徑。

發(fā)表于：7/1/2011

基于梯形圖-VHDL的CPLD開發(fā)方法研究

如果直接采用原理圖輸入工具或VHDL語言描述的方法來設(shè)計(jì)順序控制邏輯電路，則設(shè)計(jì)效率不高。這是因?yàn)轫樞蚩刂七壿嬰娐分邪罅康腎/O信號，控制邏輯就是這些I/O信號的邏輯組合，這些I/O信號在整個(gè)控制邏輯中會(huì)被大量引用，而原理圖輸入工具中的元件如邏輯門和觸發(fā)器等的輸入引腳數(shù)是固定的，邏輯引用不夠靈活，同時(shí)，I/O信號的大量引用又會(huì)使連線過于復(fù)雜。VHDL是一種文本設(shè)計(jì)工具，不是順序控制邏輯電路設(shè)計(jì)的專用工具，直接用它編寫的順序控制邏輯程序結(jié)構(gòu)零亂，不夠直觀，編程及調(diào)試效率都不高。

發(fā)表于：7/1/2011

靈活的現(xiàn)代CPLD汽車數(shù)字儀表板

本文簡要介紹一種創(chuàng)新的CPLD體系結(jié)構(gòu)，完全避免了使用微控制器及其驅(qū)動(dòng)器，從而提供了低成本、低功耗組合數(shù)字儀表板解決方案。這一模擬儀表板解決方案(ADS)高效地實(shí)現(xiàn)了數(shù)字汽車網(wǎng)絡(luò)，充分發(fā)揮了數(shù)字技術(shù)的優(yōu)勢。

發(fā)表于：7/1/2011

基于NiosⅡ軟核的車輛牌照識別系統(tǒng)研制

傳統(tǒng)的PC 機(jī)+算法設(shè)計(jì)的車輛牌照識別系統(tǒng)由于體積大,已不能滿足便攜和露天使用的要求, 因此本文采用Nios Ⅱ軟核處理器在FPGA ( 現(xiàn)場可編程門陣列)上設(shè)計(jì)了一種車輛牌照自動(dòng)識別的片上系統(tǒng)。

發(fā)表于：7/1/2011

基于軟核處理器的二頻機(jī)抖陀螺信號處理系統(tǒng)

Nios II是Altera開發(fā)的嵌入式軟核處理器，采用RISC精簡指令集，具有外設(shè)可定制、可裁剪性等優(yōu)點(diǎn)，可方便嵌入Cvclone及Stratix系列 FPGA。陀螺信號處理系統(tǒng)中需要多種定制化的外設(shè)，而一般處理器無法滿足這種要求，因此NiosⅡ軟核處理器是處理激光陀螺陀螺信號的理想選擇。

發(fā)表于：7/1/2011

基于Microblaze軟核的嵌入式系統(tǒng)設(shè)計(jì)

結(jié)合實(shí)際項(xiàng)目的開發(fā)經(jīng)驗(yàn)，詳細(xì)講解了基于Xilinx Microblaze軟核開發(fā)的整個(gè)流程，包括硬件平臺(tái)搭建、軟件平臺(tái)開發(fā)、嵌入式操作系統(tǒng)的加載以及用非易失性存儲(chǔ)設(shè)備對FPGA進(jìn)行上電配置等內(nèi)容。利用FPGA軟核進(jìn)行嵌入式系統(tǒng)開發(fā)，將得到越來越多的關(guān)注和應(yīng)用。

發(fā)表于：7/1/2011

基于軟件Agent的虛擬工藝設(shè)計(jì)系統(tǒng)的研究

和以往的計(jì)算機(jī)輔助工藝設(shè)計(jì)系統(tǒng)相比，VPPS系統(tǒng)更加強(qiáng)調(diào)工藝的異地協(xié)同設(shè)計(jì)，充分利用合作企業(yè)已有的設(shè)計(jì)、制造資源，確保了產(chǎn)品工藝設(shè)計(jì)的可靠性和敏捷性，提高了企業(yè)的T、Q、C、S水平，較好地滿足了敏捷制造這一先進(jìn)制造模式對計(jì)算機(jī)輔助工藝設(shè)計(jì)提出的新的要求。VPPS系統(tǒng)中的關(guān)鍵技術(shù)已在自主開發(fā)的商品化軟件GS-CAPP中得以實(shí)現(xiàn)，并在實(shí)際運(yùn)用中取得了良好的效果。

發(fā)表于：7/1/2011