国产久久一级黄色片,一级毛片60分钟,免费A级毛片无码A∨免费软件

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。

在FPGA中實(shí)施4G無(wú)線球形檢測(cè)器的方案

該方法通過多次迭代，計(jì)算出信道矩陣的偽逆矩陣的行范數(shù)，然后確定信道矩陣最佳列檢測(cè)次序。根據(jù)迭代次數(shù)，該方法可以選擇出范數(shù)最大或者最小的行。歐幾里德范數(shù)最小的逆矩陣行表示天線的影響最強(qiáng)，而歐幾里德范數(shù)最大的行則表示天線的影響最弱。這種新穎的方法首先處理最弱的數(shù)據(jù)流，隨后依次迭代處理功率從高到低的數(shù)據(jù)流。

發(fā)表于：7/3/2011

基于FPGA的任意波形發(fā)生器設(shè)計(jì)與研究

在此基于DDS技術(shù)進(jìn)行任意波形發(fā)生器的研制。以單片機(jī)為控制核心，采用FPGA芯片EP1C3T144C8，通過使用相位累加器和波形ROM等模塊實(shí)現(xiàn)DDS功能，可產(chǎn)生正弦波、方波、三角渡與鋸齒波等常規(guī)波形，而且能夠產(chǎn)生任意波形，并通過鍵盤一一對(duì)應(yīng)波形，從而滿足研究的需要。最后給出系統(tǒng)產(chǎn)生的測(cè)試數(shù)據(jù)，并對(duì)影響頻譜純度的雜散與噪聲產(chǎn)生的原因進(jìn)行分析。

發(fā)表于：7/2/2011

基于NiosⅡ軟核的嵌入式多路視頻點(diǎn)播系統(tǒng)

SOPC =NiosⅡ軟核+FPGA這個(gè)創(chuàng)新的概念為嵌入式設(shè)計(jì)帶來(lái)的極大的便利和靈活性。利用強(qiáng)大的SOPC開發(fā)平臺(tái)和豐富的IP資源，可大量縮短系統(tǒng)設(shè)計(jì)周期，而且系統(tǒng)的改進(jìn)也變得十分方便。本文提出的通過把用戶自定義的硬盤讀寫模塊整合到SOPC平臺(tái)上，與NiosⅡ無(wú)縫接合，成功實(shí)現(xiàn)了多路視頻數(shù)據(jù)的并發(fā)點(diǎn)播。

發(fā)表于：7/2/2011

基于XQ2V1000 FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)

本文基于快速傅里葉IP核可復(fù)用和重配置的特點(diǎn)，實(shí)現(xiàn)一種頻域的FPGA數(shù)字脈壓處理器，能夠完成正交輸入的可變點(diǎn)LFM信號(hào)脈沖壓縮，具有設(shè)計(jì)靈活，調(diào)試方便，可擴(kuò)展性強(qiáng)的特點(diǎn)。

發(fā)表于：7/2/2011

基于CPLD的GPIB控制器

GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本文擬討論用ALTERA公司的低成本CPLD來(lái)實(shí)現(xiàn)GPIB控制器的功能。GPIB控制器芯片的硬件設(shè)計(jì)主要分為狀態(tài)機(jī)的實(shí)現(xiàn)、數(shù)據(jù)通道和微處理接口的設(shè)計(jì)。本文重點(diǎn)介紹了各個(gè)模塊的實(shí)現(xiàn)原理。

發(fā)表于：7/2/2011

基于CPLD的鍵盤控制器設(shè)計(jì)

由于CPLD的可再編程性質(zhì)，可以將同一裝置用于不同的鍵盤和產(chǎn)品，而收到高產(chǎn)量、低成本的效果，同時(shí)也節(jié)約了單片機(jī)的資源以做它用?？稍倬幊痰奶攸c(diǎn)輔之簡(jiǎn)便易用的設(shè)計(jì)工具，使設(shè)計(jì)可以進(jìn)行晚期更改，提高了產(chǎn)品設(shè)計(jì)的靈活性，降低了風(fēng)險(xiǎn)。在單片機(jī)應(yīng)用系統(tǒng)中，利用鍵盤接口輸入數(shù)據(jù)，是實(shí)現(xiàn)現(xiàn)場(chǎng)實(shí)時(shí)調(diào)試、數(shù)據(jù)調(diào)整和各種參數(shù)設(shè)置最常用的方法。單片機(jī)的外圍鍵盤擴(kuò)展電路有多種實(shí)現(xiàn)方式，例如直接利用單片機(jī)的I／O接口，或者采用8255A接口芯片，就可以實(shí)現(xiàn)外圍鍵盤的擴(kuò)展功能。但是，在這些方法中，鍵盤擴(kuò)展電路需要占用單片機(jī)的資源對(duì)按鍵

發(fā)表于：7/1/2011

基于CPLD/FPGA的多功能分頻器的設(shè)計(jì)與實(shí)現(xiàn)

　分頻器在CPLD/FPGA設(shè)計(jì)中使用頻率比較高,盡管目前大部分設(shè)計(jì)中采用芯片廠家集成的鎖相環(huán)資源 ,但是對(duì)于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場(chǎng)合卻往往不能滿足要求。硬件工程師希望有一種靈活的設(shè)計(jì)方法,根據(jù)需要,在實(shí)驗(yàn)室就能設(shè)計(jì)分頻器并馬上投入使用,更改頻率時(shí)無(wú)需改動(dòng)原器件或電路板,只需重新編程,在數(shù)分鐘內(nèi)即可完成。為此本文基于 CPLD/FPGA用原理圖和VHDL語(yǔ)言混合設(shè)計(jì)實(shí)現(xiàn)了一多功能通用分頻器。

發(fā)表于：7/1/2011

基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程

基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程,討論了NiosⅡ軟棱的串口直接讀寫寄存器方式的編程方法，并給出了參考源代碼。它與C語(yǔ)言的標(biāo)準(zhǔn)輸入／輸出語(yǔ)句相比，可極大地縮短程序執(zhí)行時(shí)間，并使得CPU能同時(shí)處理其他事務(wù)。根據(jù)此代碼編寫了應(yīng)用測(cè)試程序，并進(jìn)行了測(cè)試。測(cè)試結(jié)果顯示串口通信運(yùn)行良好，較為穩(wěn)定。

發(fā)表于：7/1/2011

基于FPGA的線陣CCD驅(qū)動(dòng)設(shè)計(jì)

使用FPGA器件實(shí)現(xiàn)對(duì)CCD驅(qū)動(dòng)器的設(shè)計(jì)，很好的滿足了CCD應(yīng)用向高速、小型化、智能化發(fā)展的需求。在設(shè)計(jì)中，首先必須清楚CCD驅(qū)動(dòng)時(shí)序的要求，并利用硬件描述語(yǔ)言進(jìn)行科學(xué)的編程，這樣才能有效地完成設(shè)計(jì)需求。本文通過一個(gè)設(shè)計(jì)實(shí)例，來(lái)說(shuō)明利用FPGA設(shè)計(jì)CCD驅(qū)動(dòng)器的方法，經(jīng)過仿真測(cè)試，驗(yàn)證了該設(shè)計(jì)滿足CCD驅(qū)動(dòng)要求。

發(fā)表于：7/1/2011

CPLD在線纜快速測(cè)試技術(shù)中的應(yīng)用

本文作者創(chuàng)新點(diǎn)：利用CPLD 器件I/O 接口多的優(yōu)點(diǎn)，創(chuàng)新地將CPLD 引入到線纜測(cè)試技術(shù)中，實(shí)現(xiàn)了多條線纜連通性的同時(shí)測(cè)量。仿真實(shí)驗(yàn)證明設(shè)計(jì)思路正確，方案可行，為高效、準(zhǔn)確地實(shí)現(xiàn)電氣柜線纜組的測(cè)試提供了新的、有效的途徑。

發(fā)表于：7/1/2011