亚洲欧洲AV一区二区久久,野花免费观看,久久国产无码模特视频

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買(mǎi)下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

CPLD在線纜快速測(cè)試技術(shù)中的應(yīng)用

本文作者創(chuàng)新點(diǎn)：利用CPLD 器件I/O 接口多的優(yōu)點(diǎn)，創(chuàng)新地將CPLD 引入到線纜測(cè)試技術(shù)中，實(shí)現(xiàn)了多條線纜連通性的同時(shí)測(cè)量。仿真實(shí)驗(yàn)證明設(shè)計(jì)思路正確，方案可行，為高效、準(zhǔn)確地實(shí)現(xiàn)電氣柜線纜組的測(cè)試提供了新的、有效的途徑。

發(fā)表于：7/1/2011

基于梯形圖-VHDL的CPLD開(kāi)發(fā)方法研究

如果直接采用原理圖輸入工具或VHDL語(yǔ)言描述的方法來(lái)設(shè)計(jì)順序控制邏輯電路，則設(shè)計(jì)效率不高。這是因?yàn)轫樞蚩刂七壿嬰娐分邪罅康腎/O信號(hào)，控制邏輯就是這些I/O信號(hào)的邏輯組合，這些I/O信號(hào)在整個(gè)控制邏輯中會(huì)被大量引用，而原理圖輸入工具中的元件如邏輯門(mén)和觸發(fā)器等的輸入引腳數(shù)是固定的，邏輯引用不夠靈活，同時(shí)，I/O信號(hào)的大量引用又會(huì)使連線過(guò)于復(fù)雜。VHDL是一種文本設(shè)計(jì)工具，不是順序控制邏輯電路設(shè)計(jì)的專用工具，直接用它編寫(xiě)的順序控制邏輯程序結(jié)構(gòu)零亂，不夠直觀，編程及調(diào)試效率都不高。

發(fā)表于：7/1/2011

靈活的現(xiàn)代CPLD汽車(chē)數(shù)字儀表板

本文簡(jiǎn)要介紹一種創(chuàng)新的CPLD體系結(jié)構(gòu)，完全避免了使用微控制器及其驅(qū)動(dòng)器，從而提供了低成本、低功耗組合數(shù)字儀表板解決方案。這一模擬儀表板解決方案(ADS)高效地實(shí)現(xiàn)了數(shù)字汽車(chē)網(wǎng)絡(luò)，充分發(fā)揮了數(shù)字技術(shù)的優(yōu)勢(shì)。

發(fā)表于：7/1/2011

基于NiosⅡ軟核的車(chē)輛牌照識(shí)別系統(tǒng)研制

傳統(tǒng)的PC 機(jī)+算法設(shè)計(jì)的車(chē)輛牌照識(shí)別系統(tǒng)由于體積大,已不能滿足便攜和露天使用的要求, 因此本文采用Nios Ⅱ軟核處理器在FPGA ( 現(xiàn)場(chǎng)可編程門(mén)陣列)上設(shè)計(jì)了一種車(chē)輛牌照自動(dòng)識(shí)別的片上系統(tǒng)。

發(fā)表于：7/1/2011

基于軟核處理器的二頻機(jī)抖陀螺信號(hào)處理系統(tǒng)

Nios II是Altera開(kāi)發(fā)的嵌入式軟核處理器，采用RISC精簡(jiǎn)指令集，具有外設(shè)可定制、可裁剪性等優(yōu)點(diǎn)，可方便嵌入Cvclone及Stratix系列 FPGA。陀螺信號(hào)處理系統(tǒng)中需要多種定制化的外設(shè)，而一般處理器無(wú)法滿足這種要求，因此NiosⅡ軟核處理器是處理激光陀螺陀螺信號(hào)的理想選擇。

發(fā)表于：7/1/2011

基于Microblaze軟核的嵌入式系統(tǒng)設(shè)計(jì)

結(jié)合實(shí)際項(xiàng)目的開(kāi)發(fā)經(jīng)驗(yàn)，詳細(xì)講解了基于Xilinx Microblaze軟核開(kāi)發(fā)的整個(gè)流程，包括硬件平臺(tái)搭建、軟件平臺(tái)開(kāi)發(fā)、嵌入式操作系統(tǒng)的加載以及用非易失性存儲(chǔ)設(shè)備對(duì)FPGA進(jìn)行上電配置等內(nèi)容。利用FPGA軟核進(jìn)行嵌入式系統(tǒng)開(kāi)發(fā)，將得到越來(lái)越多的關(guān)注和應(yīng)用。

發(fā)表于：7/1/2011

基于軟件Agent的虛擬工藝設(shè)計(jì)系統(tǒng)的研究

和以往的計(jì)算機(jī)輔助工藝設(shè)計(jì)系統(tǒng)相比，VPPS系統(tǒng)更加強(qiáng)調(diào)工藝的異地協(xié)同設(shè)計(jì)，充分利用合作企業(yè)已有的設(shè)計(jì)、制造資源，確保了產(chǎn)品工藝設(shè)計(jì)的可靠性和敏捷性，提高了企業(yè)的T、Q、C、S水平，較好地滿足了敏捷制造這一先進(jìn)制造模式對(duì)計(jì)算機(jī)輔助工藝設(shè)計(jì)提出的新的要求。VPPS系統(tǒng)中的關(guān)鍵技術(shù)已在自主開(kāi)發(fā)的商品化軟件GS-CAPP中得以實(shí)現(xiàn)，并在實(shí)際運(yùn)用中取得了良好的效果。

發(fā)表于：7/1/2011

普萊克斯中國(guó)向華力微電子供氣

普萊克斯中國(guó)已開(kāi)始為上海華力微電子有限公司（以下簡(jiǎn)稱華力）的12英寸集成電路芯片生產(chǎn)線供應(yīng)干燥壓縮空氣、超高純度氧氣、氮?dú)?、氬氣、氫氣和氦氣。華力是一家致力于生產(chǎn)先進(jìn)集成電路的國(guó)營(yíng)企業(yè)，座落在中國(guó)頂尖高新科技園區(qū)之一的上海張江高科技園區(qū)。普萊克斯是張江高科技園區(qū)的領(lǐng)先氣體供應(yīng)商。

發(fā)表于：6/30/2011

基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)

針對(duì)分辨率為1024×768的LCoS屏編寫(xiě)了Verilog HDL驅(qū)動(dòng)代碼，在quartusⅡ9.1平臺(tái)上綜合編譯，并在Altera的FPGA芯片EP3C5E14 4C8上進(jìn)行了功能驗(yàn)證和實(shí)際輸出信號(hào)測(cè)量。采用異步FIFO結(jié)構(gòu)解決了跨異步時(shí)鐘域的數(shù)據(jù)傳輸問(wèn)題。嵌入FFT IP核后，可進(jìn)一步對(duì)圖像進(jìn)行基于FFT的變換處理，分析圖像的頻譜。為計(jì)算全息3D圖像處理及顯示提供了硬件平臺(tái)。

發(fā)表于：6/30/2011

基于FPGA的實(shí)時(shí)中值濾波器硬件實(shí)現(xiàn)

針對(duì)高清圖像在中值濾波預(yù)處理過(guò)程中排序量多、速度慢的特點(diǎn)，提出適合鄰域圖像并行處理機(jī)的分塊存儲(chǔ)方法。在流水線結(jié)構(gòu)下，1個(gè)時(shí)鐘周期可以并行處理32個(gè)3×3鄰域的中值濾波運(yùn)算，實(shí)現(xiàn)了高速、實(shí)時(shí)的1 920×1 080灰度圖像中值濾波器。

發(fā)表于：6/30/2011