最新資訊

基于XQ2V1000 FPGA的數(shù)字脈沖壓縮系統(tǒng)實現(xiàn)

O引言脈沖壓縮體制在現(xiàn)代雷達中被廣泛采用，通過發(fā)射寬脈沖來提高發(fā)射的平均功率，保證足夠的作用距離;接收時則采用相應的脈沖壓縮算法獲得脈寬較窄的脈沖，以提高距離分辨力，從而能夠很好地解決作用距離和距離分辨力之間的矛盾問題。線性調(diào)頻(LFM)信號通過在寬脈沖內(nèi)附加載波線性調(diào)制以擴展信號帶寬，從而獲得較大的壓縮比。所需匹配濾波器對回波信號的多普勒頻移不敏感，因此LMF信號在日前許多雷達系統(tǒng)中仍在廣泛使用。本文基于快速傅里葉IP核可復用和重配置的特點，實現(xiàn)一種頻域的FPGA數(shù)字脈壓處理器，能夠完成正交輸入的可變點LFM信號脈沖壓縮，具有設計靈活，調(diào)試方便，可擴展性強的特點。1系統(tǒng)功能硬件實現(xiàn)方法該系統(tǒng)為某寬帶雷達系統(tǒng)的數(shù)據(jù)采集和數(shù)字脈沖壓縮部分。系統(tǒng)要求在1個脈沖重復周期(PRT)內(nèi)完成距離通道的數(shù)據(jù)采集及1024點的數(shù)字脈沖壓縮，并在當前PRT將脈壓結(jié)果傳送至DSP，其硬件結(jié)構(gòu)如圖1所示。數(shù)據(jù)采集系統(tǒng)主要包括前端的運算放大器和模/數(shù)轉(zhuǎn)換器。運算放大器選用ADI公司的AD8138，將輸入信號由單端轉(zhuǎn)換為差分形式以滿足ADC的輸入需求，并且消除共模噪聲的影響。模/數(shù)轉(zhuǎn)換器選用TI公司的ADS5500，具有14b的分辨率

發(fā)表于：6/28/2011