頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 萊迪思和FLEXIBILIS宣布推出支持HSR (IEC 62439-3) 協(xié)議的首個FPGA以太網(wǎng)交換IP核 萊迪思半導體公司（NASDAQ: LSCC）和Flexibilis Oy今日宣布了即可獲取Flexibilis以太網(wǎng)交換（FES）IP核。三速（10Mbps/100Mbps/1Gbps）FES IP核工作在以太網(wǎng)第2層，每個端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務質(zhì)量高達每端口四個隊列。這些以太網(wǎng)交換IP核有五個版本，根據(jù)端口數(shù)和功能而不同： 發(fā)表于：6/15/2011 基于CPLD的雙屏結構液晶控制器的研究與設計 可編程邏輯器件CPLD體積小功能強大。HDL語言簡練,設計思想、電路結構和邏輯關系清晰,本文著重介紹使用Verilog設計CPLD實現(xiàn)雙屏顯示液晶控制器的功能。 發(fā)表于：6/15/2011 基于CPLD的PSK系統(tǒng)設計 本論文主要討論和仿真了基于CPLD的PSK系統(tǒng)單元設計，在闡述調(diào)制解調(diào)系統(tǒng)的基本原理與設計方法的同時，又詳細地介紹了系統(tǒng)的總體電路框圖及各個模塊的具體軟硬件實現(xiàn)。作者以VHDL作為設計的硬件描述語言，在Altera公司的Maxplus2開發(fā)平臺上進行了程序設計及波形仿真。“自頂向下”是本設計的主要特色，所有程序都通過了以EPM7128SLC84-7作為主芯片的CPLD實驗開發(fā)板的硬件調(diào)試。 發(fā)表于：6/15/2011 智能命令行在SOPC系統(tǒng)中的設計 智能命令行在SOPC系統(tǒng)中的設計,命令行是計算機系統(tǒng)中最重要的組件之一。它可以幫助開發(fā)人員更方便的控制系統(tǒng)。在調(diào)試過程中，可以讓開發(fā)人員隨時變更測試方法。FPGA的成本越來越低，F(xiàn)PGA上的嵌入式系統(tǒng)(SOPC)也應用得越來越廣泛。但是相對其他 發(fā)表于：6/15/2011 基于現(xiàn)代DSP技術的QPSK調(diào)制器的設計 基于現(xiàn)代DSP技術的QPSK調(diào)制器的設計,摘要：為了提高DSP系統(tǒng)的開發(fā)效率，引入了現(xiàn)代DSP技術，并由此設計了QPSK調(diào)制器。依據(jù)QPSK調(diào)制的基本原理，利用MATLAB／SimulinkDSPBuilder和Quartusll搭建模型，在模塊的形成方式上，采用DSPBuilder中的模塊代替 發(fā)表于：6/15/2011 立體攝像深度感知的FPGA實現(xiàn) 針對立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過提供給機器人其環(huán)境中的差異測繪，F(xiàn)PGA使機器人中的CPU專注于重要的高層任務，例如建圖和定位。 發(fā)表于：6/14/2011 安全通信系統(tǒng)的FPGA實現(xiàn)[圖] 該系統(tǒng)主要針對信息傳輸過程中存在信息泄露、信息篡改、非法用戶入侵等安全威脅而設計的一套基于FPGA平臺的網(wǎng)絡信息安全傳輸系統(tǒng)。該系統(tǒng)采用客戶機/服務器模式，因此，系統(tǒng)主要包括兩個部分：客戶端和服務器端。客戶端作為整個系統(tǒng)的控制中心，根據(jù)實際需要，向服務器端發(fā)送請求，并顯示接收到的信息。服務器端響應客戶端的請求，發(fā)送相應信息。服務器端和客戶端之間的信息都是經(jīng)過加密后進行傳輸?shù)?，保證信息的安全可靠性。 發(fā)表于：6/14/2011 基于PSoC3的多通信接口時的DMA設計 隨著上層應用軟件的日趨多樣化，現(xiàn)在的便攜式電子產(chǎn)品對嵌入式芯片的功能需求越來越高，單一或僅可以局部定制的傳統(tǒng)芯片已經(jīng)不能滿足需要。因此數(shù)字系統(tǒng)和模擬系統(tǒng)都可以根據(jù)需要靈活定制成為芯片設計、開發(fā)的發(fā) 發(fā)表于：6/14/2011 如何保護FPGA輸入端的齊納二極管 雖然5V電源邏輯在很多應用中仍很常見，但大多數(shù)FPGA都支持3.3V以及更低的接口電平。FPGA應用說明通常建議，當把一只FPGA連接到較高電壓電平時，F(xiàn)PGA的I/O塊中要用PCI（外設部件互連）總線箝位二極管，并外接一只串聯(lián)限流電阻，以防止損壞FPGA（圖1）。PCI箝位二極管會將電壓限制在不致?lián)p壞輸入端的電平，而電阻則將電流限制在一個不會損害PCI箝位二極管的安全水平。這種方案在低速信號的設計中工作良好。 發(fā)表于：6/14/2011 MSK信號檢測識別的FPGA實現(xiàn) MSK信號檢測識別的FPGA實現(xiàn),采用MSK調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強等優(yōu)點，在軍事通信中應用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術信息分發(fā)系統(tǒng)采用的通信信號，工作帶寬969~1206MHz，跳頻速率為70000多 發(fā)表于：6/14/2011 ?…389390391392393394395396397398…?
