久久久久久无码精品视频,最好看的2019国语字幕电影

頭條

銀湖資本完成對Altera的51%股權(quán)收購

銀湖資本完成對Altera的51%股權(quán)收購

北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

CPLD在雙軸位置檢測系統(tǒng)中的應(yīng)用

在現(xiàn)代數(shù)控系統(tǒng)中，采用 CPLD實現(xiàn)位置檢測系統(tǒng)已成為主流。新一代CPLD產(chǎn)品MAX II EPM570以面積小、集成度高和 GPIO口多等特點(diǎn)使得電路板集成度和抗干擾性都得以提高，方便結(jié)合DSP控制伺服電機(jī)位臀?？傊?，CPLD器件的發(fā)展使得邏輯電子電路的設(shè)計更靈活、方便。它將推動數(shù)控機(jī)床甚至工業(yè)各領(lǐng)域的發(fā)展。

發(fā)表于：6/17/2011

萊迪思和FLEXIBILIS宣布推出支持HSR (IEC 62439-3) 協(xié)議的首個FPGA以太網(wǎng)交換IP核

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）和Flexibilis Oy今日宣布了即可獲取Flexibilis以太網(wǎng)交換（FES）IP核。三速（10Mbps/100Mbps/1Gbps）FES IP核工作在以太網(wǎng)第2層，每個端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達(dá)每端口四個隊列。這些以太網(wǎng)交換IP核有五個版本，根據(jù)端口數(shù)和功能而不同：

發(fā)表于：6/15/2011

基于CPLD的雙屏結(jié)構(gòu)液晶控制器的研究與設(shè)計

可編程邏輯器件CPLD體積小功能強(qiáng)大。HDL語言簡練,設(shè)計思想、電路結(jié)構(gòu)和邏輯關(guān)系清晰,本文著重介紹使用Verilog設(shè)計CPLD實現(xiàn)雙屏顯示液晶控制器的功能。

發(fā)表于：6/15/2011

基于CPLD的PSK系統(tǒng)設(shè)計

本論文主要討論和仿真了基于CPLD的PSK系統(tǒng)單元設(shè)計，在闡述調(diào)制解調(diào)系統(tǒng)的基本原理與設(shè)計方法的同時，又詳細(xì)地介紹了系統(tǒng)的總體電路框圖及各個模塊的具體軟硬件實現(xiàn)。作者以VHDL作為設(shè)計的硬件描述語言，在Altera公司的Maxplus2開發(fā)平臺上進(jìn)行了程序設(shè)計及波形仿真?！白皂斚蛳隆笔潜驹O(shè)計的主要特色，所有程序都通過了以EPM7128SLC84-7作為主芯片的CPLD實驗開發(fā)板的硬件調(diào)試。

發(fā)表于：6/15/2011

智能命令行在SOPC系統(tǒng)中的設(shè)計

智能命令行在SOPC系統(tǒng)中的設(shè)計,命令行是計算機(jī)系統(tǒng)中最重要的組件之一。它可以幫助開發(fā)人員更方便的控制系統(tǒng)。在調(diào)試過程中，可以讓開發(fā)人員隨時變更測試方法。FPGA的成本越來越低，F(xiàn)PGA上的嵌入式系統(tǒng)(SOPC)也應(yīng)用得越來越廣泛。但是相對其他

發(fā)表于：6/15/2011

基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計

基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計,摘要：為了提高DSP系統(tǒng)的開發(fā)效率，引入了現(xiàn)代DSP技術(shù)，并由此設(shè)計了QPSK調(diào)制器。依據(jù)QPSK調(diào)制的基本原理，利用MATLAB／SimulinkDSPBuilder和Quartusll搭建模型，在模塊的形成方式上，采用DSPBuilder中的模塊代替

發(fā)表于：6/15/2011

立體攝像深度感知的FPGA實現(xiàn)

針對立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過提供給機(jī)器人其環(huán)境中的差異測繪，F(xiàn)PGA使機(jī)器人中的CPU專注于重要的高層任務(wù)，例如建圖和定位。

發(fā)表于：6/14/2011

安全通信系統(tǒng)的FPGA實現(xiàn)[圖]

該系統(tǒng)主要針對信息傳輸過程中存在信息泄露、信息篡改、非法用戶入侵等安全威脅而設(shè)計的一套基于FPGA平臺的網(wǎng)絡(luò)信息安全傳輸系統(tǒng)。該系統(tǒng)采用客戶機(jī)/服務(wù)器模式，因此，系統(tǒng)主要包括兩個部分：客戶端和服務(wù)器端?？蛻舳俗鳛檎麄€系統(tǒng)的控制中心，根據(jù)實際需要，向服務(wù)器端發(fā)送請求，并顯示接收到的信息。服務(wù)器端響應(yīng)客戶端的請求，發(fā)送相應(yīng)信息。服務(wù)器端和客戶端之間的信息都是經(jīng)過加密后進(jìn)行傳輸?shù)?，保證信息的安全可靠性。

發(fā)表于：6/14/2011

基于PSoC3的多通信接口時的DMA設(shè)計

隨著上層應(yīng)用軟件的日趨多樣化，現(xiàn)在的便攜式電子產(chǎn)品對嵌入式芯片的功能需求越來越高，單一或僅可以局部定制的傳統(tǒng)芯片已經(jīng)不能滿足需要。因此數(shù)字系統(tǒng)和模擬系統(tǒng)都可以根據(jù)需要靈活定制成為芯片設(shè)計、開發(fā)的發(fā)

發(fā)表于：6/14/2011

如何保護(hù)FPGA輸入端的齊納二極管

雖然5V電源邏輯在很多應(yīng)用中仍很常見，但大多數(shù)FPGA都支持3.3V以及更低的接口電平。FPGA應(yīng)用說明通常建議，當(dāng)把一只FPGA連接到較高電壓電平時，F(xiàn)PGA的I/O塊中要用PCI（外設(shè)部件互連）總線箝位二極管，并外接一只串聯(lián)限流電阻，以防止損壞FPGA（圖1）。PCI箝位二極管會將電壓限制在不致?lián)p壞輸入端的電平，而電阻則將電流限制在一個不會損害PCI箝位二極管的安全水平。這種方案在低速信號的設(shè)計中工作良好。

發(fā)表于：6/14/2011