《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于FPGA和DSP的雷達(dá)模目信號(hào)設(shè)計(jì)
基于FPGA和DSP的雷達(dá)模目信號(hào)設(shè)計(jì)
摘要:  本文介紹了一種模目信號(hào)設(shè)計(jì)方法,利用FPGA產(chǎn)生時(shí)序及控制,DSP實(shí)時(shí)計(jì)算所需要的回波,從而實(shí)現(xiàn)對(duì)雷達(dá)目標(biāo)回波的模擬,這樣可以在沒有陣面數(shù)據(jù)的情況下,使信號(hào)處理分系統(tǒng)調(diào)試能夠正常進(jìn)行,從而不影響科研進(jìn)度,做到有問題早發(fā)現(xiàn)。
關(guān)鍵詞: FPGA DSP 雷達(dá)
Abstract:
Key words :
 

  0 引言

  雷達(dá)系統(tǒng)在研制過程中,各部分往往是并行的,在調(diào)試信號(hào)處理分系統(tǒng)時(shí),如果天線沒做好,就得不到陣面送下來的回波數(shù)據(jù),這時(shí)調(diào)試就無法正常進(jìn)行。為了解決這一問題,往往先設(shè)計(jì)一個(gè)模目信號(hào),把信號(hào)處理分系統(tǒng)調(diào)試好,待其他分系統(tǒng)也調(diào)試好后,再切換為正常接收模式,進(jìn)行系統(tǒng)聯(lián)試。

  本文介紹了一種模目信號(hào)設(shè)計(jì)方法,利用FPGA產(chǎn)生時(shí)序及控制,DSP實(shí)時(shí)計(jì)算所需要的回波,從而實(shí)現(xiàn)對(duì)雷達(dá)目標(biāo)回波的模擬,這樣可以在沒有陣面數(shù)據(jù)的情況下,使信號(hào)處理分系統(tǒng)調(diào)試能夠正常進(jìn)行,從而不影響科研進(jìn)度,做到有問題早發(fā)現(xiàn)。

  1 系統(tǒng)原理

  由于要調(diào)試的是PD體制雷達(dá),所以要模擬的信號(hào)是帶有多普勒頻移的雷達(dá)目標(biāo)回波。這里雷達(dá)發(fā)射波形為線性調(diào)頻信號(hào),其時(shí)域表達(dá)式為:  

c.jpg

  式中: A為振幅;τ為脈寬;d.jpg;μ為調(diào)頻斜率;fo為載頻;φo為初相。那么當(dāng)雷達(dá)對(duì)空照射時(shí),如果遇到目標(biāo),就會(huì)產(chǎn)生回波,回波是受目標(biāo)調(diào)制了的發(fā)射信號(hào),所以通過和發(fā)射信號(hào)相比較,就可獲得目標(biāo)的相關(guān)信息,在此僅考慮目標(biāo)相對(duì)雷達(dá)勻速徑向飛行的情況。當(dāng)回波被雷達(dá)接收后,經(jīng)過解調(diào),得到的將是帶有多普勒頻移的線性調(diào)頻信號(hào),由于已假設(shè)目標(biāo)沿徑向勻速飛行,所以回波信號(hào)相對(duì)于發(fā)射信號(hào)來說,在相位上僅時(shí)間的一次項(xiàng)改變,即發(fā)生了多普勒頻移。回波的時(shí)延反映目標(biāo)的遠(yuǎn)近,幅度反映目標(biāo)的散射截面積。

  通過以上分析可知,要產(chǎn)生模目信號(hào),可以通過改變發(fā)射信號(hào)(未調(diào)制至載波)的頻率中心、時(shí)延和幅度這三個(gè)參數(shù)來實(shí)現(xiàn),通過對(duì)這三個(gè)變量的控制,就可模擬出目標(biāo)的徑向速度、徑向距離以及雷達(dá)散射截面積。

  2 系統(tǒng)方案

  由于模目信號(hào)可以通過改變發(fā)射信號(hào)得到,又發(fā)射信號(hào)的波形已知,所以可以通過對(duì)發(fā)射信號(hào)進(jìn)行實(shí)時(shí)變換,來模擬所期望的回波。系統(tǒng)實(shí)現(xiàn)如下:為了解距離和速度二維模糊,雷達(dá)設(shè)置了N種重頻,每種重頻的脈寬不同,在系統(tǒng)帶寬(其決定雷達(dá)的距離分辨率)一定的情況下,每種重頻發(fā)射信號(hào)的點(diǎn)數(shù)為:脈沖時(shí)寬×系統(tǒng)帶寬,此點(diǎn)數(shù)也就是目標(biāo)回波的點(diǎn)數(shù),這樣就可以預(yù)先把發(fā)射波形存于DSP內(nèi)存,然后根據(jù)系統(tǒng)控制字,取出需要的波形,再在DSP中實(shí)時(shí)計(jì)算出所需要的模目信號(hào)。模目信號(hào)需要系統(tǒng)時(shí)序來同步,系統(tǒng)時(shí)序如圖1所示。

a.JPG

  圖1中BW為雷達(dá)波位脈沖,CPI為相干脈沖導(dǎo)前,F(xiàn)R為單個(gè)脈沖信號(hào)。系統(tǒng)會(huì)在每個(gè)CPI到來時(shí)打入系統(tǒng)控制字,告訴信號(hào)處理分系統(tǒng)陣面ID、工作模式、CPI代碼等信息,信號(hào)處理分系統(tǒng)會(huì)根據(jù)收到的控制字來進(jìn)行相應(yīng)的工作,模目距離和模目多普勒也會(huì)在系統(tǒng)控制字中給出,這樣就可在系統(tǒng)時(shí)序同步下,根據(jù)所收到的控制字產(chǎn)生模目信號(hào)。

  模目信號(hào)屬于系統(tǒng)內(nèi)部的測(cè)試信號(hào),所以不需要單獨(dú)的插件產(chǎn)生,可以考慮做在信號(hào)處理流程比較靠前的插件上,比如DBF插件或者脈壓插件。由于本系統(tǒng)脈壓插件資源有剩余,且對(duì)于產(chǎn)生模目信號(hào)足夠,所以將模目產(chǎn)生模塊放在脈壓插件上,用到的器件是一片F(xiàn)PGA和一片DS-P,其中FPGA的作用是接收光纖送來的控制字,對(duì)DSP發(fā)起中斷并緩存DSP產(chǎn)生的模擬回波,然后在系統(tǒng)時(shí)序的同步下將模擬回波送后續(xù)處理;DSP的作用是根據(jù)系統(tǒng)控制字信息,在一個(gè)FR時(shí)間間隔內(nèi)產(chǎn)生所需要的多波束目標(biāo)回波,系統(tǒng)實(shí)現(xiàn)框圖如圖2所示。

b.JPG

  系統(tǒng)工作流程為:DBF分機(jī)提供系統(tǒng)控制字、時(shí)序和外時(shí)鐘,其中系統(tǒng)控制字通過光纖送出,每個(gè)CPI送一次,時(shí)序和外時(shí)鐘通過射頻電纜送出。當(dāng)FPGA收到控制字后,將其緩存于雙口RAM,等到第二個(gè)FR,給DSP發(fā)起中斷,通知DSP取走控制字。DSP從控制字中提取CPI代碼、FR代碼、模目距離和模目多普勒等信息。通過CPI代碼可以知道雷達(dá)當(dāng)前發(fā)射的是哪種波形,即哪種線形調(diào)頻信號(hào),通過FR代碼可以知道當(dāng)前脈沖是該相干處理脈沖組中第幾個(gè)脈沖,通過模目距離和模目多普勒可以知道系統(tǒng)要求模擬目標(biāo)所處的距離和相對(duì)徑向速度。由于系統(tǒng)控制字已在第二個(gè)FR得到,所以在接下來的FR中,DSP只需讀進(jìn)FR序列號(hào),就不需要再讀控制字。讀FR序列號(hào)的目的是為了計(jì)算模目由于存在徑向速度而產(chǎn)生的相位,即φd=fd(n-1)Tr,其中:n即為FR序列號(hào);Tr為脈沖重復(fù)周期,一旦獲得這些信息,就可以計(jì)算模目。在計(jì)算模目的過程中,采用了乒乓存儲(chǔ)方式,即當(dāng)前FR產(chǎn)生下一FR的數(shù)據(jù),并存于FPGA的雙口RAM中,等下一FR到來時(shí),延遲到系統(tǒng)控制字所給的模目距離單元所對(duì)應(yīng)的時(shí)刻,讀出模目數(shù)據(jù)即可。為了使目標(biāo)回波與實(shí)際情況一致,要求模目信號(hào)在距離和多普勒上都要模糊,由于系統(tǒng)控制字送來的參數(shù)是非模糊的,那么轉(zhuǎn)換方法為:模糊距離=真實(shí)距離mod本相干處理脈沖組對(duì)應(yīng)的距離,模糊多普勒一真實(shí)多普勒mod本相干處理脈沖組對(duì)應(yīng)的重頻,其中mod為求模,這一過程在DSP中完成。

  3 調(diào)試過程

  調(diào)試所用到的分機(jī)有:綜合電子分機(jī),送時(shí)序和控制字;DBF分機(jī),完成控制字中CPI代碼和FR代碼的填充,并通過光纖將控制字送至DSP分機(jī),本模目信號(hào)產(chǎn)生模塊就在DSP分機(jī)的脈壓插件上;頻率源,給每個(gè)分機(jī)提供時(shí)鐘;除此之外,還需要一臺(tái)直流穩(wěn)壓電源。

  系統(tǒng)加電后,DSP初始化完成就處于等待狀態(tài),當(dāng)有時(shí)序和系統(tǒng)控制字送來,DSP就根據(jù)控制字的要求產(chǎn)生模目信號(hào),并在時(shí)序的同步下將信號(hào)送往FPGA,然后再由FPGA送后續(xù)處理。系統(tǒng)設(shè)置三個(gè)信號(hào)采集和觀察點(diǎn),第一個(gè)在DSP上,通過仿真器采集系統(tǒng)控制字以及產(chǎn)生的模目數(shù)據(jù),并將該數(shù)據(jù)和Matlab計(jì)算的數(shù)據(jù)做比較,看是否正確;第二個(gè)在FPGA上,通過Quartus自帶的SignalTap工具,觀察產(chǎn)生的模目信號(hào)波形,以及該信號(hào)經(jīng)脈壓后的波形,看波形是否為線性調(diào)頻信號(hào),點(diǎn)數(shù)是否正確,脈壓能否出結(jié)果;第三個(gè)在DSP插件上,通過在DSP上采集脈壓后的信號(hào),對(duì)同一距離單元做FFT,看結(jié)果是否在期望的距離單元及期望的頻道上。

  下面給出其中一種模擬波束在各信號(hào)采集和觀察點(diǎn)的圖形:圖3為DSP計(jì)算的模目數(shù)據(jù)(實(shí)部),圖4為SignalTap采集的模目信號(hào)(I,Q雙通道),圖5為模目信號(hào)經(jīng)脈壓后的波形,圖6為對(duì)脈壓后同一距離單元信號(hào)做FFT。

e.jpg

  可見系統(tǒng)正確模擬了目標(biāo)回波,達(dá)到了預(yù)期效果。

  系統(tǒng)在調(diào)試初始,由于產(chǎn)生多波束數(shù)據(jù),發(fā)現(xiàn)在一個(gè)FR時(shí)間內(nèi)DSP計(jì)算不過來,經(jīng)分析,發(fā)現(xiàn)算法沒優(yōu)化,原來的算法為:在每一個(gè)FR時(shí)間內(nèi),先計(jì)算出f.jpg,再查表得到g.jpg,這樣每個(gè)波束都要計(jì)算i.jpg,屬于重復(fù)計(jì)算,消耗了時(shí)間。對(duì)算法進(jìn)行改進(jìn),改進(jìn)后的算法為:先將每個(gè)CPI的波形,即h.jpg存于DSP內(nèi)存中,當(dāng)每個(gè)CPI脈沖到來時(shí),根據(jù)系統(tǒng)控制字中CPI代碼取出該CPI對(duì)應(yīng)的基本波形,然后乘以j.jpg,這樣就可以降低運(yùn)算量,節(jié)省運(yùn)算時(shí)間;另外DSP的主頻不再采用默認(rèn)值(4倍頻),而是將其設(shè)置為10倍頻(DSP芯片為AD公司的ADSP-TS201),這樣由于主頻的提高,也加快了運(yùn)算速度,節(jié)省了運(yùn)算時(shí)間。通過采取這兩條措施以后,DSP就能在一個(gè)FR時(shí)間內(nèi)產(chǎn)生多波束信號(hào),從而滿足實(shí)時(shí)性要求。

  4 結(jié)語

  本文介紹了一種雷達(dá)模目信號(hào)產(chǎn)生方法,該方法能夠通過FPGA和DSP實(shí)時(shí)產(chǎn)生具有多普勒頻移的多波束雷達(dá)目標(biāo)回波,其意義在于可以為雷達(dá)信號(hào)處理分系統(tǒng)單獨(dú)調(diào)試提供數(shù)據(jù)來源,從而不必等待天線陣面的真實(shí)數(shù)據(jù),這樣可以加快科研進(jìn)度,也方便整機(jī)聯(lián)試時(shí)查找問題。



 

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。