頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 WIMAX LDPC码译码器的FPGA实现 设计了基于TDMP-NMS算法的码率码长可配置LDPC码译码器，支持WIMAX标准LDPC码的译码。 通过插入最短的额外时钟周期，使得更新后的节点信息得到了及时利用。采用一种工作于增量模式的基于填充算法的桶形移位寄存器结构，实现了对该标准中576、768、1152、2304 4种码长LDPC 码译码的支持。结果表明所设计的译码器完全能满足WIMAX标准对数据吞吐率的要求。 發(fā)表于：2011/5/26 一种改进型surendra背景更新算法的FPGA实现 针对现有的动态背景提取运动目标物体算法复杂且难以在硬件上实现的问题，研究了改进型surendra背景更新算法原理的特点，提出了改进型surendra背景更新算法的硬件结构，并对硬件结构进行综合、仿真后，在FPGA芯片上实现。 發(fā)表于：2011/5/26 SpringSoft推出 新产品PROTOLINK PROBE VISUALIZER 加速 FPGA 原型板的验证工作 SpringSoft今天发表ProtoLink™ Probe Visualizer，这款产品能够大幅提升设计能见度，同时简化FPGA 原型板的侦错工作。新推出的Probe Visualizer 采用创新的专利互连技术与软件自动增强功能，搭配领先业界的Verdi™ HDL 侦错平台，不仅能够缩短预制或定制设计原型板的验证时间，还能够提高FPGA 原型板的投资回报率而将其运用在系统芯片(SoC)设计的早期检验阶段。 發(fā)表于：2011/5/26 短帧Turbo译码器的FPGA实现 Turbo码虽然具有优异的译码性能，但是由于其译码复杂度高，译码延时大等问题，严重制约了Turbo码在高速通信系统中的应用。因此，如何设计一个简单有效的译码器是目前Turbo码实用化研究的重点。本文主要介绍了短帧Turbo译码器的FPGA实现，并对相关参数和译码结构进行了描述。1几种译码算法比较Turbo码常见的几种译码算法中，MAP算法[1][3]具有最优的译码性能。但因其运算过程中有较多的乘法和指数运算，硬件实现很困难。简化的MAP译码算法是LOG-MAP算法和MAX-LOG-MAP算法，它们将大量的乘法和指数运算转化成了加减、比较运算，大幅度降低了译码的复杂度，便于硬件实现。简化算法中，LOG-MAP算法性能最接近MAP算法，MAX-LOG-MAP算法次之，但由于LOG-MAP算法后面的修正项需要一个查找表，增加了存储器的使用。所以，大多数硬件实现时，在满足系统性能要求的情况下，MAX-LOG-MAP算法是硬件实现的首选。通过仿真发现，采用3GPP的编码和交织方案[2]，在短帧情况下，MAX-LOG-MAP算法同样具有较好的译码性能。如图1所示，帧长为128，迭代6次，BER=10-5的数量级时，MAX 發(fā)表于：2011/5/26 基于POWER PC+FPGA架构的飞行试验振动数据实时分析系统设计 摘要：飞行试验振动信号具有采样率高、数据量大、处理复杂的特点，在现有条件下，通过遥测链路很难将大量的振动数据实时传输至地面监控系统。针对试飞测试的需要，结合某型号的试飞关键技术攻关研究，突破试飞振动数 發(fā)表于：2011/5/26 用CPLD实现FIR数字滤波器的设计 本文介绍了应用Altera 公司的FLEX10K系列CPLD快速完成卷积的方法实现有限冲激响应(FIR)滤波器的设计。采用可编程的带有只读平台的嵌入阵列块（EAB）在配置期间可执行逻辑功能并建立一个大的查找表（LUT），在这个查找表里用查找的结果执行组合逻辑函数，而不用计算它们。显然，用这种组合逻辑函数执行比通常在逻辑里应用算法执行要快，而且专用EAB容易应用，并且快速提供可能预测的延迟。 發(fā)表于：2011/5/26 CPLD在DSP多分辨率图像采集系统中的应用 本文设计了一种基于CPLD的多分辨率图像采集系统，本文作者创新点：提出一种由CPLD控制图像的行、场信号延时，奇偶数据分离存储来得到不同分辨率图像数据的方法，实现了不占用DSP资源的多分辨率图像的实时采集。经过大量仿真和电路板调试，证明该方案灵活有效，能够在工业监测、医疗诊断等图像实时采集领域得到广泛应用。 發(fā)表于：2011/5/26 基于FPGA 的VGA 图形控制器的实现方法 引言VGA（视频图形阵列）作为一种标准的显示接口得到广泛的应用。利用FPGA芯片和EDA设计方法，可以因地制宜，根据用户的特定需要，设计出针对性强的VGA显示控制器，不仅能够大大降低成本，还可以满足生产实践中不断变化的用户需要，产品的升级换代方便迅速。在本设计中采用了Altera公司的EDA软件工具QuartusII,并以ACEX系列FPGA的器件为主实现硬件平台的设计。1基于FPGA的VGA图形控制器系统框图根据自顶向下的程序设计思想，采用模块化设计，我们对VGA图形控制器进行功能分离并按层次设计。利用VHDL硬件描述语言逐一对每个功能模块进行描述，并逐个通过编译仿真，最后下载到硬件平台调试。本设计的VGA控制器主要由以下模块组成：VGA时序控制模块、分频模块、汉字显示模块、图像控制模块、ROM读取模块等，如图1所示。图1基于FPGA的VGA图形控制系统框图2主要功能模块设计2.1VGA时序控制模块VGA时序控制模块是整个显示控制器的关键部分，最终的输出信号行、场同步信号必须严格按照VGA时序标准产生相应的脉冲信号。对于普通的VGA显示器，其引出线共含5个信号：G,R,B（3基色信号）,HS（行同步信号）, 發(fā)表于：2011/5/25 一种跳频MSK信号检测算法及FPGA 实现 采用MSK 调制的跳频通信具有主瓣能量集中、旁瓣衰落滚降快、频谱利用率高和抗干扰能力强等优点，在军事通信中应用广泛。如美军现役的联合战术信息分发系统采用的通信信号，工作带宽969~1 206 MHz，跳频速率为70000 多跳/ s， 单个频点驻留时间约为13 s，信号持续时间* s， 总共有51个间隔为3 MHz 的信道，码速率为5 MHz。已知在该工作频段内主要还存在单频、窄带调幅和线性调频等信号。为了准确截获并识别目标信号，针对此信号环境设计了一种MSK 信号检测识别方法，并使用FPGA 进行了设计实现。 發(fā)表于：2011/5/25 基于CPLD的TMS320F2812硬件平台设计 本系统的开发采用了 DSP+CPLD 的结构，这种结构将DSP 较强的数据运算能力与CPLD 的高集成性、硬件可重复编程性结合在一起，使系统的设计过程更加的合理、紧凑和简化。并且，该系统经过扩展后可以应用在工业控制的多种场合，具有一定的实际参考价值。 發(fā)表于：2011/5/25 <…396397398399400401402403404405…>
