五月天在线精品电影,欧美影院一区二区三区

頭條

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

FPGA基于非易失性技術(shù)的低功耗汽車(chē)設(shè)計(jì)

AEC-Q100汽車(chē)標(biāo)準(zhǔn)認(rèn)證 — Actel提供唯一獲得Grade 1 AEC-Q100汽車(chē)標(biāo)準(zhǔn)認(rèn)證的FPGA 器件，支持最高135°C的結(jié)溫，并能夠確保汽車(chē)FPGA解決方案達(dá)到最高品質(zhì)。

發(fā)表于：5/10/2011

CPLD在無(wú)功補(bǔ)償控制儀鍵盤(pán)設(shè)計(jì)中的應(yīng)用

本控制儀以單片機(jī)80c196kc為核心，集無(wú)功補(bǔ)償、電度量計(jì)量、電能質(zhì)量監(jiān)測(cè)及通信于一體，能實(shí)時(shí)顯示電網(wǎng)的各項(xiàng)參數(shù)，通過(guò)鍵盤(pán)可人工設(shè)定系統(tǒng)運(yùn)行的參數(shù)。單片機(jī)外圍芯片PSD8XX及復(fù)雜可編程邏輯器件（CPLD）的使用不僅使系統(tǒng)的硬件電路簡(jiǎn)化，而且使系統(tǒng)的性能提高。本文將討論用CPLD來(lái)實(shí)現(xiàn)控制儀的鍵盤(pán)系統(tǒng)，給出了硬件電路和軟件設(shè)計(jì)方法。

發(fā)表于：5/10/2011

單片機(jī)+CPLD的多路精確延時(shí)控制系統(tǒng)

現(xiàn)代控制系統(tǒng)中控制對(duì)象可能是復(fù)雜、分散的，而且往往是并行、獨(dú)立工作的，但整體上它們是相互關(guān)聯(lián)的有機(jī)組合。因此，控制信號(hào)的時(shí)序邏輯則要求更加精確。CPLD單片機(jī)為控制系統(tǒng)提供了技術(shù)支持，由CPLD和單片機(jī)組成的多機(jī)系統(tǒng)具有邏輯控制方便，時(shí)序精確，并行工作，人機(jī)接口友好等優(yōu)點(diǎn)。因此，本文提出了一種基于CPLD與單片機(jī)控制的多路精確延時(shí)控制系統(tǒng)的設(shè)計(jì)方案。

發(fā)表于：5/10/2011

基于賽靈思Virtex-5 FPGA實(shí)現(xiàn)LTE仿真器

功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering公司能夠針對(duì)所有蜂窩網(wǎng)絡(luò)提供可重配置無(wú)線(xiàn)測(cè)試設(shè)備。長(zhǎng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高頻譜效率的射頻技術(shù)外，其架構(gòu)還得到了大幅簡(jiǎn)化。LTE系統(tǒng)的無(wú)線(xiàn)接入部分Node-B，是連接無(wú)線(xiàn)電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無(wú)法監(jiān)測(cè)和測(cè)試等效于UMTS中間鏈路上的元件。必須通過(guò)無(wú)線(xiàn)電接口，才能有效地測(cè)試LTE網(wǎng)絡(luò)元件。

發(fā)表于：5/10/2011

基于CPLD 的矩陣鍵盤(pán)掃描模塊設(shè)計(jì)

為了在不增加CPU 工作負(fù)擔(dān)的前提下，實(shí)現(xiàn)標(biāo)準(zhǔn)鍵盤(pán)和矩陣鍵盤(pán)雙鍵盤(pán)同時(shí)工作，提出了一種基于復(fù)雜可編邏輯器件（CPLD）的矩陣鍵盤(pán)掃描方案，實(shí)現(xiàn)了在矩陣鍵盤(pán)狀態(tài)控制下CPLD 自動(dòng)完成鍵盤(pán)掃描、編碼、輸出的功能，CPU 通過(guò)定時(shí)器中斷服務(wù)程序定時(shí)查詢(xún)矩陣鍵盤(pán)狀態(tài)，并將按鍵值直接送入鍵盤(pán)緩沖區(qū)，供其他程序使用。

發(fā)表于：5/10/2011

基于VHDL +FPGA 的自動(dòng)售貨機(jī)控制模塊的設(shè)計(jì)與實(shí)現(xiàn)

EDA技術(shù)是以計(jì)算機(jī)為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線(xiàn)和設(shè)計(jì)仿真等工作。電路設(shè)計(jì)者只需要完成對(duì)系統(tǒng)功能的描述,就可以由計(jì)算機(jī)軟件進(jìn)行系統(tǒng)處理,最后得到設(shè)計(jì)結(jié)果,并且修改設(shè)計(jì)方案如同修改軟件一樣方便。利用EDA工具可以極大地提高設(shè)計(jì)效率。

發(fā)表于：5/10/2011

DWT域數(shù)字水印算法的FPGA實(shí)現(xiàn)

根據(jù)離散小波變換原理的特點(diǎn)，提出了一種基于DWT域的數(shù)字水印算法，并用FPGA硬件實(shí)現(xiàn)其中關(guān)鍵部分的DWT變換。詳細(xì)介紹了相關(guān)模塊的設(shè)計(jì)和時(shí)序，并對(duì)整個(gè)系統(tǒng)進(jìn)行了綜合仿真，驗(yàn)證了設(shè)計(jì)的正確性。分析與仿真結(jié)果表明，與軟件實(shí)現(xiàn)相比，用FPGA實(shí)現(xiàn)水印算法具有高速實(shí)時(shí)處理的優(yōu)點(diǎn)。

發(fā)表于：5/9/2011

基于FPGA的精密離心機(jī)光柵信號(hào)細(xì)分系統(tǒng)

介紹一種基于FPGA的精密離心機(jī)光柵信號(hào)細(xì)分系統(tǒng)。說(shuō)明了光柵信號(hào)的產(chǎn)生過(guò)程和基本處理方法，提出了一種綜合EDA技術(shù)與光柵莫爾條紋電子學(xué)細(xì)分技術(shù)的設(shè)計(jì)方案。通過(guò)VerilogHDL實(shí)現(xiàn)該系統(tǒng)的主要設(shè)計(jì)，并利用ISE軟件進(jìn)行了仿真試驗(yàn)。試驗(yàn)表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點(diǎn)。

發(fā)表于：5/5/2011

基于FPGA的語(yǔ)音信號(hào)實(shí)時(shí)處理

介紹一種在語(yǔ)音識(shí)別系統(tǒng)中運(yùn)用FPGA技術(shù)對(duì)語(yǔ)音信號(hào)進(jìn)行前期實(shí)時(shí)處理的方法。利用DSP Builder設(shè)計(jì)信號(hào)處理算法的圖形化電路模塊，運(yùn)用硬件環(huán)（HIL Hardware in the Loop）技術(shù)對(duì)模塊進(jìn)行軟硬件協(xié)同仿真。滿(mǎn)足設(shè)計(jì)要求后，再用Signal Compiler 將模塊轉(zhuǎn)換成VHDL語(yǔ)言和Quartus II工程文件下載至目標(biāo)芯片。結(jié)果表明此方法可以快速靈活地設(shè)計(jì)出語(yǔ)音處理模塊，語(yǔ)音數(shù)據(jù)能在要求的時(shí)間范圍內(nèi)處理完畢，達(dá)到了實(shí)時(shí)處理的目的。

發(fā)表于：5/5/2011

基于模塊化設(shè)計(jì)方法實(shí)現(xiàn)FPGA動(dòng)態(tài)部分重構(gòu)

本文針對(duì)Xilinx公司的FPGA進(jìn)行研究，支持模塊化動(dòng)態(tài)部分重構(gòu)的器件族有Virtex/-II/-E和Virtex-II Pro。 Xilinx公司FPGA是基于SRAM工藝的，包括配置邏輯塊（CLBs），輸入輸出塊（IOBs），塊RAMs，時(shí)鐘資源和編程布線(xiàn)等資源[2]。CLBs是構(gòu)造用戶(hù)所需邏輯的功能單元，IOBs提供封裝引腿與內(nèi)部信號(hào)引線(xiàn)的接口?？删幊袒ミB資源提供布線(xiàn)通道連接可配置元件的輸入和輸出到相應(yīng)的網(wǎng)絡(luò)。

發(fā)表于：5/3/2011