頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現高級自動化 隨著工業(yè)領域向實現工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統需求與日俱增。 然而，實施數字化轉型并非總是一帆風順。企業(yè)必須在現有環(huán)境中集成這些先進系統，同時應對軟件孤島、互聯網時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 基于CPLD的多次重觸發(fā)存儲測試系統設計 多次重觸發(fā)技術應用于多種場合，如一個30齒的齒輪，設齒輪嚙臺系數為1．2，若測量其中1齒多次嚙合時的應力，則1齒的嚙合時間只占齒輪轉l圈時間的1．2／30，其余28．8／30的時間為空閑態(tài)，而空閑態(tài)記錄無意義。為此開發(fā)多次重觸發(fā)技術，以齒應力作為內觸發(fā)信號，只記錄每次觸發(fā)后的有用信號，并具有負延遲，而不記錄空閑狀態(tài)．直到占滿記錄裝置存儲空間，這樣可有效利用存儲空間，記錄更多的有用信號。 發(fā)表于：4/25/2011 VHDL在高速圖像采集系統中的應用設計 高速圖像采集系統的硬件實現是用VHDL設計的。通過建立VHDl行為模型和進行VHDL行為仿真，可以及早發(fā)現設計中潛在的問題，縮短了設計周期，提高了設計的可靠性和效率。 發(fā)表于：4/25/2011 基于嵌入式的電纜故障檢測儀設計 基于嵌入式的電纜故障檢測儀設計,電纜是通信、測試等系統信號傳輸的重要載體，隨著電纜數量的增多及運行時間的延長，電纜也越來越頻繁地發(fā)生故障。電纜線路的隱蔽性及測試設備的局限性，使電纜故障的查找非常困難。本文設計了一種以嵌入式微處理器 發(fā)表于：4/24/2011 基于NiosII的二維條碼識別系統設計 整個系統由低到高分為三個層次：條碼識別的硬件平臺、μC／OS—II操作系統、條碼譯碼核心算法。最底層硬件平臺采用Altera公司的Cylone II EP2C35與ADI公司的視頻解碼芯片ADV7181B，具有8 MB的Flash存儲器，1．MB的SRAM等外設；中間層μC／OS—II操作系統提供任務調度和設備驅動，以及提供各種中斷來實現對外界請求的響應，如模式切換、LCM．顯示、射頻傳送等，有效地提高了系統運行速率；最頂層條碼譯碼核心算法包括了對條碼圖像的預處理和對譯碼數據的RS糾錯，采用C語言在NiosII的集成開發(fā)環(huán)境中(IDE)實現。 發(fā)表于：4/23/2011 基于NIOSⅡ的矩陣鍵盤和液晶顯示外設組件的設計 本文提出了一種針對LCD控制器和矩陣鍵盤的IP核的設計方法。該方法利用SOPC Builder中元件編輯器Create New Component，通過自定義邏輯方法在SOPC設計中添加自己開發(fā)的液晶顯示模塊和鍵盤IP核。該控制器具有Avalon總線接口，可與其它標準IP 核一起構成以NiosⅡ為核心的片上系統，并可編寫驅動程序。 發(fā)表于：4/23/2011 基于ARM+FPGA的1394總線在TFT-LCD檢測系統中的應用 介紹了IEEE1394總線在TFT-LCD檢測系統中的應用，通過IEEE1394總線實現TFT－LCD檢測系統的光斑數據采集以及圖像采集板和Z軸控制器之間的通信。給出了1394通信模塊的軟硬件設計。 發(fā)表于：4/22/2011 基于CPLD的OMAP-L137與ADS1178數據通信設計 在OMAP-L137與ADS1178的實時采集數據傳遞問題上，采用SPI主模式進行數據接收時，每接收一組數據后都需要通過中斷資源來變更接收地址。而本文通過SPI從模式進行數據接收，可以在接收完多組數據后僅用一次接收中斷便結束工作，節(jié)約了處理器資源，并且實際測試表明，傳輸數據的連續(xù)性和實時性較好。由此看出，采用SPI從模式配合CPLD來處理OMAP-L137與ADS1178數據通信問題無疑是一種很好的解決方案。 發(fā)表于：4/22/2011 Modelsim仿真學習筆記精華篇 1、仿真的目的：在軟件環(huán)境下，驗證電路的行為和設想中的是否一致。2、仿真的分類：a)功能仿真：在RTL層進行的仿真，其特點是不考慮構成電路的邏輯和門的時間延遲，著重考慮電路在理想環(huán)境下的行為和 發(fā)表于：4/22/2011 基于FPGA的機載三軸伺服控制器的設計優(yōu)化 以FPGA作為控制核心對某機載三軸運動平臺的伺服控制器進行設計，主要對其硬件中的控制、驅動、通信模塊進行了設計，同時給出了其軟件控制流程和部分中斷、復位等軟件程序。通過后續(xù)的仿真測試驗證了該控制器的有效性。 發(fā)表于：4/22/2011 一種基于FPGA的多路視頻通道控制系統設計 首先介紹了整個系統的工業(yè)背景和硬件架構，然后著重闡述了怎樣在FPGA中處理開關控制信號，以達到可靠響應每個開關動作的目的。整個設計程序是在QuartusⅡ平臺上用Verilog硬件描述語言編寫，利用QuartusⅡ中的下載工具和SignalTapⅡLogic Analyzer工具進行下載、實時采樣，并多次調試驗證。本次設計已經成功應用于布機告警系統中，每次撥動開關都能準確、可靠的切換視頻通道。雖然此系統中只有兩種開關，但是整個程序的設計思想對多種開關控制也是通用的，只需在細節(jié)上稍作改變就能識別多種開關動作。 發(fā)表于：4/22/2011 ?…402403404405406407408409410411…?
