国产91精品在线播放,JIZZZZ在线无码观看

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于ARM和FPGA的線陣CCD測徑系統(tǒng)的設(shè)計(jì)

設(shè)計(jì)了一種基于ARM微處理器LPC2214與線陣CCD的在線動(dòng)態(tài)測徑儀，該測徑儀采用FPGA實(shí)現(xiàn)對線陣CCD時(shí)序脈沖的驅(qū)動(dòng)；以ARM微處理器為測徑儀的核心，實(shí)現(xiàn)圖像信息的處理和對整個(gè)系統(tǒng)的控制，保證動(dòng)態(tài)、實(shí)時(shí)、準(zhǔn)確的測量線纜直徑。介紹了該儀器的基本原理，詳細(xì)給出了系統(tǒng)硬件方案和軟件流程。

發(fā)表于：4/25/2011

多項(xiàng)式擬合在log-add算法單元中的應(yīng)用及其FPGA實(shí)現(xiàn)

綜合考慮面積和速度等因素，采用一次多項(xiàng)式擬合實(shí)現(xiàn)了簡單快速的log-add算法單元。實(shí)驗(yàn)結(jié)果表明，在相同的精度要求下，其FPGA實(shí)現(xiàn)資源占用合理，硬件開銷好于其他次數(shù)的多項(xiàng)式擬合實(shí)現(xiàn)方案。

發(fā)表于：4/25/2011

Synopsys和華虹NEC合作推出低功耗參考流程3.0

全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS），以及中國大陸領(lǐng)先的IC代工服務(wù)供應(yīng)商上海華虹NEC電子有限公司（HHNEC）今日宣布：即日起推出130納米參考流程版本3.0。該參考流程是Synopsys和華虹NEC共同合作的結(jié)晶，它將Synopsys Eclypse? 低功耗解決方案加入到之前為設(shè)計(jì)師所提供的各種參考流程之中。設(shè)計(jì)師們可直接進(jìn)入到一條通往華虹NEC的130nm硅工藝的優(yōu)化路徑，從而確保他們滿足其項(xiàng)目和成本要求。

發(fā)表于：4/25/2011

AMD首席財(cái)務(wù)官確認(rèn)多款28nm芯片本季內(nèi)流片

AMD首席財(cái)務(wù)官，臨時(shí)首席執(zhí)行官Thomas Seifert日前向媒體透露，公司預(yù)計(jì)將有多款28nm工藝芯片產(chǎn)品在本季度內(nèi)流片（Tape-out）。但他沒有明確透露這些芯片究竟是由臺(tái)積電還是Globalfoundries制造。

發(fā)表于：4/25/2011

數(shù)字圖像空域?yàn)V波算法的FPGA設(shè)計(jì)

空域?yàn)V波算法是圖像增強(qiáng)技術(shù)的一種，直接對圖像的象素進(jìn)行處理，不需要進(jìn)行變換。常見的濾波算子如銳化算子、高通算子、平滑算子等，可以完成圖像的邊緣提

發(fā)表于：4/25/2011

基于FPGA的音樂流水燈控制系統(tǒng)

介紹一種基于 FPGA的音樂流水燈控制器, 采用硬件描述語言對其進(jìn)行描述, 分別實(shí)現(xiàn)樂曲的播放和同步流水燈的閃爍。并構(gòu)建一個(gè) SOPC系統(tǒng), 集成 LCD模塊來顯示實(shí)時(shí)音樂的音階值和頻率強(qiáng)度。最后在 Altera公司的FPGA多媒體開發(fā)平臺(tái) DE2上進(jìn)行實(shí)現(xiàn)。

發(fā)表于：4/25/2011

基于SOPC的數(shù)據(jù)采集與處理系統(tǒng)設(shè)計(jì)

本文給出了一種基于SOPC的數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)方案。系統(tǒng)用24位模數(shù)轉(zhuǎn)換芯片實(shí)現(xiàn)多通道地震數(shù)據(jù)前端采集;利用FPGA的可并行及高速運(yùn)算特點(diǎn),用FPGA代替?zhèn)鹘y(tǒng)的DSP芯片,設(shè)計(jì)并行的數(shù)據(jù)信號(hào)同步處理,以提高系統(tǒng)的實(shí)時(shí)性和同步性。該系統(tǒng)成功地應(yīng)用到礦井地震勘探中,得到良好的效果。

發(fā)表于：4/25/2011

基于CPLD的多次重觸發(fā)存儲(chǔ)測試系統(tǒng)設(shè)計(jì)

多次重觸發(fā)技術(shù)應(yīng)用于多種場合，如一個(gè)30齒的齒輪，設(shè)齒輪嚙臺(tái)系數(shù)為1．2，若測量其中1齒多次嚙合時(shí)的應(yīng)力，則1齒的嚙合時(shí)間只占齒輪轉(zhuǎn)l圈時(shí)間的1．2／30，其余28．8／30的時(shí)間為空閑態(tài)，而空閑態(tài)記錄無意義。為此開發(fā)多次重觸發(fā)技術(shù)，以齒應(yīng)力作為內(nèi)觸發(fā)信號(hào)，只記錄每次觸發(fā)后的有用信號(hào)，并具有負(fù)延遲，而不記錄空閑狀態(tài)．直到占滿記錄裝置存儲(chǔ)空間，這樣可有效利用存儲(chǔ)空間，記錄更多的有用信號(hào)。

發(fā)表于：4/25/2011

VHDL在高速圖像采集系統(tǒng)中的應(yīng)用設(shè)計(jì)

高速圖像采集系統(tǒng)的硬件實(shí)現(xiàn)是用VHDL設(shè)計(jì)的。通過建立VHDl行為模型和進(jìn)行VHDL行為仿真，可以及早發(fā)現(xiàn)設(shè)計(jì)中潛在的問題，縮短了設(shè)計(jì)周期，提高了設(shè)計(jì)的可靠性和效率。

發(fā)表于：4/25/2011

基于嵌入式的電纜故障檢測儀設(shè)計(jì)

基于嵌入式的電纜故障檢測儀設(shè)計(jì),電纜是通信、測試等系統(tǒng)信號(hào)傳輸?shù)闹匾d體，隨著電纜數(shù)量的增多及運(yùn)行時(shí)間的延長，電纜也越來越頻繁地發(fā)生故障。電纜線路的隱蔽性及測試設(shè)備的局限性，使電纜故障的查找非常困難。本文設(shè)計(jì)了一種以嵌入式微處理器

發(fā)表于：4/24/2011