国产真实乱对白精彩久久91,精品久久久久久中文字幕欧美

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)是通過采樣電路將輸入的模擬信號轉(zhuǎn)換成離散信號，并送入CPU、MCU或DSP進(jìn)行處理。本文利用ARM微處理器和CPLD器件組成的現(xiàn)場數(shù)據(jù)采集系統(tǒng)，然后通過以太網(wǎng)接口于上位機(jī)相連，就可以有效解決上述問題。

發(fā)表于：4/17/2011

基于FPGA的IEEE 1394b串行總線高速數(shù)據(jù)傳輸系統(tǒng)

介紹了IEEE 1394h串行總線的特點(diǎn)，并以FPGA嵌入式處理器Nios II為控制核心，設(shè)計(jì)實(shí)現(xiàn)了一種1394b高速數(shù)據(jù)傳輸系統(tǒng)。闡述了該系統(tǒng)的硬件設(shè)計(jì)和軟件工作流程。實(shí)驗(yàn)表明，該系統(tǒng)可靠性高、實(shí)時(shí)性好、具有廣泛的應(yīng)用價(jià)值。

發(fā)表于：4/17/2011

基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設(shè)計(jì)

針對機(jī)載電子全姿態(tài)指引儀顯示圖形信息的特征及其變化特點(diǎn)，在系統(tǒng)初始化時(shí)將圖形內(nèi)容分為背景層、填充層和動態(tài)字符層三層，運(yùn)算過程中只改變根據(jù)參數(shù)變化的填充層和字符層；將圖形運(yùn)算過程分為圖形輪廓生成和硬件區(qū)域填充，分別由DSP軟件標(biāo)記區(qū)域邊界，F(xiàn)PGA根據(jù)標(biāo)記硬件完成區(qū)域填充；同時(shí)圖形運(yùn)算處理算法在所設(shè)計(jì)的DSP+FPGA的硬件平臺上進(jìn)行了實(shí)現(xiàn)與驗(yàn)證，結(jié)果表明，這種圖形處理方法減輕了傳統(tǒng)處理方法中主處理器的運(yùn)算負(fù)擔(dān)，很大程度上提高了系統(tǒng)的實(shí)時(shí)性。

發(fā)表于：4/17/2011

基于FPGA和LVDS技術(shù)的光纜傳輸技術(shù)

某飛行器發(fā)射前，需測試飛行器各項(xiàng)參數(shù)，參數(shù)測試是通過數(shù)據(jù)記錄器記錄飛行器數(shù)據(jù)并傳至地面測試臺。測試過程中，為了保證測試人員人身安全，飛行器和地面測試臺間距需有300 m，兩者間采用長線數(shù)據(jù)傳輸?，F(xiàn)有的技術(shù)有：RS一485總線，在幾百米時(shí)，傳輸速度較低；CAN總線雖具有較高的可靠性，但傳輸速度也較低；而千兆以太網(wǎng)接口的傳輸速度很快，但以太網(wǎng)協(xié)議復(fù)雜，不適用。為此，這里提出一種基于FPGA和LVDS接口器件的光纜傳輸技術(shù)。

發(fā)表于：4/17/2011

基于一種EP2SGX系列FPGA的PCI接口設(shè)計(jì)

在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中，傳統(tǒng)的ISA、EISA等總線已逐漸無法適應(yīng)高速數(shù)據(jù)傳輸?shù)囊?。而PCI局部總線以其高性能、低成本、使用方便和適應(yīng)性等優(yōu)點(diǎn)成為大多數(shù)系統(tǒng)的主流總線。其中常用的33 MHz、32位的PCI總線尖峰傳輸速率為132 MB／s。PCI總線接口相對其他總線接口來說是比較復(fù)雜的，它有著嚴(yán)格的同步時(shí)序要求，且為了實(shí)現(xiàn)即插即用和自動配置，PCI總線的配置空間有許多配置寄存器需要設(shè)置。本文在簡要介紹PCI總線及其特點(diǎn)的基礎(chǔ)上，介紹了如何利用FPGA設(shè)計(jì)PCI總線的接口電路，并給出了設(shè)計(jì)PCI總線接口時(shí)應(yīng)注意的一些問題。

發(fā)表于：4/17/2011

基于FPGA和LAN91C111的嵌入式以太網(wǎng)接口設(shè)計(jì)

基于FPGA和LAN91C111的嵌入式以太網(wǎng)接口設(shè)計(jì),摘要：介紹了SMSC公司生產(chǎn)的嵌入式以太網(wǎng)控制器LAN91C111的主要特點(diǎn)及工作原理，并從系統(tǒng)方案、硬件設(shè)計(jì)、軟件設(shè)計(jì)等方面，詳細(xì)介紹了基于ALTERA公司的NIOSII軟核處理器芯片LAN91C111芯片來實(shí)現(xiàn)以太網(wǎng)互聯(lián)通信的原理

發(fā)表于：4/17/2011

基于FPGA的PXA270外設(shè)時(shí)序轉(zhuǎn)換接口設(shè)計(jì)方案

ARCNET協(xié)議應(yīng)用于高速動車組列車通信網(wǎng)絡(luò)時(shí)，產(chǎn)生中央控制單元處理器PXA270與專用協(xié)議控制器件COM20020相連的時(shí)序不匹配問題，若用通用數(shù)字電路模塊進(jìn)行時(shí)序轉(zhuǎn)換，PXA270需占用PXA270專門的資源(CPU時(shí)間片)對 COM20020的寄存器、數(shù)據(jù)包緩沖區(qū)進(jìn)行低速讀寫訪問(對COM20020的相鄰兩次讀操作相隔至少300 ns)，這樣將增加處理器的負(fù)擔(dān)?；谶@種現(xiàn)狀，提出一種基于FPGA的PXA270外設(shè)時(shí)序轉(zhuǎn)換接口設(shè)計(jì)方案，以FPGA為橋梁進(jìn)行時(shí)序轉(zhuǎn)換，并增加存儲器直接訪問DMA(Direct Memory Aeeess)功能，即FPGA自動完成數(shù)據(jù)包的收發(fā)工作，PXA270則只需高速讀寫訪問FPGA中的同步雙口RAM。

發(fā)表于：4/15/2011

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì)

本文討論了衛(wèi)星測控多波束系統(tǒng)DSP模塊中算法的并行實(shí)現(xiàn)以及并行處理任務(wù)的分配，采取了一系列措施優(yōu)化DSP模塊的整體程序，并應(yīng)用了模塊化的思想，結(jié)構(gòu)設(shè)計(jì)合理，能夠滿足系統(tǒng)的需求。

發(fā)表于：4/15/2011

基于賽靈思FPGA的數(shù)字頻域干擾抵消器

直放站在現(xiàn)代通信系統(tǒng)中是必不可少的，但是如果直放站的收發(fā)天線隔離度不夠，整機(jī)增益偏大時(shí)，輸出信號經(jīng)延時(shí)后反饋到輸入端，會使直放站輸出信號發(fā)生嚴(yán)重失真產(chǎn)生自激。在無線通信系統(tǒng)的同頻直放站中，為了減小產(chǎn)品體積以及縮短建站成本，收發(fā)天線常常放置在一起(或距離很近)。

發(fā)表于：4/15/2011

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)

本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語言Verilog HDL編程，通過采用CPLD使數(shù)據(jù)采集的實(shí)時(shí)性得到提高。

發(fā)表于：4/15/2011