頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 基于CPLD的編碼器解碼接口、PWM輸出方案及其在運(yùn)動(dòng)控制卡和伺服驅(qū)動(dòng)器中的應(yīng)用 SM2100是一個(gè)基于CPLD的編碼器解碼接口SOPC（系統(tǒng)在可編程芯片上）芯片方案，她主要提供了1-4路ABZ相編碼器信號(hào)的解碼及PWM輸出功能，用于對(duì)實(shí)際位置的判斷與反饋，她的高性價(jià)比特點(diǎn)非常適合應(yīng)用于現(xiàn)階段我國(guó)數(shù)控設(shè)備中。 發(fā)表于：4/20/2011 異步FIFO在FPGA與DSP通信中的運(yùn)用 利用異步FIFO實(shí)現(xiàn)FPGA與DSP進(jìn)行數(shù)據(jù)通信的方案。FPGA在寫時(shí)鐘的控制下將數(shù)據(jù)寫入FIFO，再與DSP進(jìn)行握手后，DSP通過(guò)EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實(shí)現(xiàn)代碼和FPGA與DSP的硬件連接電路。經(jīng)驗(yàn)證，利用異步FIFO的方法，在FPGA與DSP通信中的應(yīng)用，具有傳輸速度快、穩(wěn)定可靠、實(shí)現(xiàn)方便的優(yōu)點(diǎn)。 發(fā)表于：4/20/2011 一種基于CPLD的DSP人機(jī)接口模塊設(shè)計(jì) 本文簡(jiǎn)單介紹了TI16位控制器DSP與液晶顯示模塊及鍵盤模塊之間的接口方案．利用了CPLD來(lái)進(jìn)行邏輯轉(zhuǎn)換和控制。提供了一種高速器件和慢速接口直接的連接方法，通過(guò)這個(gè)接口方案研究，為以后系統(tǒng)的開(kāi)發(fā)提供了一種新的思路。 發(fā)表于：4/20/2011 CPLD為控制核心16位高精度數(shù)字電壓表設(shè)計(jì) 傳統(tǒng)的數(shù)字電壓表多以單片機(jī)為控制核心，芯片集成度不高，系統(tǒng)連線復(fù)雜，難以小型化，尤其在產(chǎn)品需求發(fā)生變化時(shí)，不得不重新布版、調(diào)試，增加了投資風(fēng)險(xiǎn)和成本。而采用CPLD進(jìn)行產(chǎn)品開(kāi)發(fā)，可以靈活地進(jìn)行模塊配置，大大縮短了開(kāi)發(fā)周期，也有利于數(shù)字電壓表向小型化、集成化的方向發(fā)展。 發(fā)表于：4/20/2011 利用FPGA實(shí)現(xiàn)攝像機(jī)傳感器接口 圖像傳感器可以說(shuō)是在數(shù)字視頻或靜止相機(jī)中視頻或靜止圖像處理流水線的最重要部分。如果沒(méi)有傳感器，就沒(méi)有圖... 發(fā)表于：4/20/2011 讓生物識(shí)別技術(shù)成為FPGA動(dòng)態(tài)部分重配置功能的“殺手級(jí)”應(yīng)用 我們?cè)诒卷?xiàng)工作中解決的問(wèn)題是：證實(shí)部分重配置適用于基于生物識(shí)別特性的復(fù)雜個(gè)人識(shí)別算法的開(kāi)發(fā);運(yùn)用二維設(shè)計(jì)抽象層對(duì)功能進(jìn)行空間和時(shí)間的管理。 發(fā)表于：4/20/2011 HDLC的DSP與FPGA實(shí)現(xiàn) HDLC(高級(jí)數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC器件或軟件編程等。 發(fā)表于：4/20/2011 Altera突破半導(dǎo)體業(yè)界集成電路晶體管記錄——39億晶體管 Altera公司 (Nasdaq: ALTR)今天宣布，公司在集成電路中封裝了有史以來(lái)最多的晶體管，在半導(dǎo)體技術(shù)上建立了業(yè)界里程碑。Altera的28-nm Stratix® V FPGA是業(yè)界第一款具有39億晶體管的半導(dǎo)體器件。這一功能水平為系統(tǒng)設(shè)計(jì)人員提供了前所未有的性能。Altera的IC工程副總裁Bradley Howe評(píng)論說(shuō)：“Altera在2010年年終投片Stratix V FPGA時(shí)，便已經(jīng)打破了晶體管的記錄。按照摩爾定律的快速發(fā)展規(guī)律，可編程邏輯一直是推動(dòng)半導(dǎo)體技術(shù)創(chuàng)新的前沿力量。實(shí)現(xiàn)這樣的里程碑繼續(xù)提高了FPGA的容量和性能，集成度達(dá)到了前所未有的水平?！? 發(fā)表于：4/19/2011 飛兆半導(dǎo)體引入碳化硅技術(shù)擴(kuò)展產(chǎn)品創(chuàng)新 為了滿足半導(dǎo)體應(yīng)用提高效率和性能的需求，全球領(lǐng)先的高性能功率和便攜產(chǎn)品供應(yīng)商飛兆半導(dǎo)體公司(Fairchild Semiconductor) 宣布收購(gòu)碳化硅 (Silicon Carbide; SiC) 功率晶體管企業(yè)TranSiC公司，擴(kuò)展其領(lǐng)先的技術(shù)能力。 發(fā)表于：4/19/2011 數(shù)頻率校正的FPGA實(shí)現(xiàn) 本文通過(guò)對(duì)CORDIC算法的工作原理進(jìn)行分析，給出了基于CORDIC算法和FPGA實(shí)現(xiàn)數(shù)字頻率校正的實(shí)現(xiàn)方案。仿真結(jié)果證明，該方法可以實(shí)現(xiàn)標(biāo)準(zhǔn)的正弦波和余弦波信號(hào)，可以直接作為頻偏校正單元來(lái)對(duì)數(shù)字頻率信號(hào)進(jìn)行校正。 發(fā)表于：4/19/2011 ?…408409410411412413414415416417…?
