頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計與實現(xiàn) 同步在通信系統(tǒng)中占有非常重要的地位，同步系統(tǒng)性能的高低在很大程度上決定了通信系統(tǒng)的質(zhì)量，甚至通信的成敗。相關(guān)器是同步系統(tǒng)的關(guān)鍵部件之一，因此，要求相關(guān)器須有比其它部件更高的可靠性。實際應(yīng)用中，相關(guān)器可用軟件實現(xiàn)也可用硬件電路實現(xiàn)，后者更適合于高速數(shù)據(jù)通信中的相關(guān)檢測。本文在總結(jié)一般數(shù)字相關(guān)器設(shè)計的基礎(chǔ)上，設(shè)計實現(xiàn)了一種高性能的數(shù)字相關(guān)器。 發(fā)表于：4/10/2011 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)接口設(shè)計 當(dāng)前，越來越多的通信系統(tǒng)工作在很寬的頻帶上，對于保密和抗干擾有很高要求的某些無線通信更是如此，隨著信號處理器件的處理速度越來越快，數(shù)據(jù)采樣的速率也變得越來越高，在某些電子信息領(lǐng)域，要求處理的頻帶要盡可能的寬、動態(tài)范圍要盡可能的大，以便得到更寬的頻率搜索范圍，獲取更多的信息量。 發(fā)表于：4/10/2011 FPGA攻城掠地 駕駛輔助和倒車?yán)走_展實力 汽車駕駛輔助系統(tǒng)需要更高階的嵌入式處理架構(gòu)，因應(yīng)汽車多媒體影音的多元應(yīng)用，汽車駕駛輔助系統(tǒng)的嵌入式處理架... 發(fā)表于：4/10/2011 基于FPGA控制的數(shù)字化語音存儲與回放系統(tǒng) 數(shù)字化語音存儲與回放系統(tǒng)的作用是對語音進行錄音和放音，并實現(xiàn)數(shù)字化控制。能夠做到語音回放的方法有很多，本課題研究的是基于FPGA控制下的語音存儲與回放系統(tǒng)。關(guān)鍵詞：語音錄放；數(shù)模轉(zhuǎn)換；模數(shù)轉(zhuǎn)換；FP 發(fā)表于：4/10/2011 FPGA在TD-SCDMA通用開發(fā)平臺中的應(yīng)用 摘要：隨著FPGA容量、功能以及可靠性的不斷提高，采用FPGA設(shè)計數(shù)字電路已經(jīng)成為數(shù)字電路系統(tǒng)領(lǐng)域的主要設(shè)計方式。在以DSP為主處理器，F(xiàn)PGA為協(xié)處理器，基于“軟件無線電”技術(shù)的TD-SCDMA通用開發(fā)平臺中，成 發(fā)表于：4/10/2011 基于FPGA的步進電機控制器研究和實現(xiàn) 該系統(tǒng)以FPGA為核心部件，根據(jù)步進電機的工作原理，利用EDA技術(shù)實現(xiàn)了步進電機的細分驅(qū)動控制。采用VHDL語言并根據(jù)步進電機的不同，改變模塊程序的參數(shù)，實現(xiàn)不同型號的步進電機控制。在系統(tǒng)設(shè)計過程中，力求硬件簡單，并充分發(fā)揮VHDL語言軟件編程靈活方便和FPGA快速的特點來滿足系統(tǒng)設(shè)計要求，同時大大縮短系統(tǒng)的開發(fā)時間和成本。 發(fā)表于：4/9/2011 基于SoPC技術(shù)的傳感器非線性軟件校正的實現(xiàn) 本文采用三層前向網(wǎng)絡(luò)，輸入層神經(jīng)元2個，分別代表溫度傳感器ADS90和氣體傳感器TGS813輸入信號，DS18B20的測量值作為AD590的期望值，輸出層神經(jīng)元1個，代表AD590的校正值。 發(fā)表于：4/9/2011 SoPC系統(tǒng)設(shè)計的綜合優(yōu)化方案 為了提高設(shè)計性能(有時甚至只是為了達到設(shè)計要求)，對所設(shè)計的SOPC系統(tǒng)進行綜合優(yōu)化是非常必要的。論文結(jié)合具體工程，以Altera公司的FPGA EP2S60為例，探討了SOPC系統(tǒng)設(shè)計的綜合優(yōu)化方法。 發(fā)表于：4/9/2011 基于FPGA的空間目標(biāo)碰撞預(yù)警系統(tǒng) 摘要：為了解決空間目標(biāo)與航天器發(fā)生碰撞的問題，設(shè)計了一種基于FPGA，以在軌目標(biāo)三維坐標(biāo)為待處理數(shù)據(jù)進行快速并行處理的目標(biāo)碰撞預(yù)警系統(tǒng)。該系統(tǒng)基于Xilinx公司FPGA芯片中的內(nèi)容可尋址存儲器(ContentAddressable 發(fā)表于：4/8/2011 高速數(shù)據(jù)采集系統(tǒng)中精確時標(biāo)的CPLD實現(xiàn)方法 基于GPS的雙端行波故障定位系統(tǒng)是利用行波的第一個波頭到達線路兩端的時間差來計算故障點的位置，由于行波的傳播速度非?？?約為光速的98％)，這就對線路兩端行波波頭到達時刻的時間精度要求非常高。但相對于高速數(shù)據(jù)采集系統(tǒng)而言，單片機系統(tǒng)對時間的分辨能力是很低的(設(shè)51系列CPU的時鐘頻率為12MHz，則計數(shù)器(T0或T1)對時間的最小分辨能力為2μs)。而且單片機系統(tǒng)還不能直接地得到故障發(fā)生時對應(yīng)于靜態(tài)RAM的確切地址，所以如果只利用單片機系統(tǒng)給采集數(shù)據(jù)貼上時間標(biāo)簽，則時間精度和時間標(biāo)簽的可靠性會大大降低，這樣會直接影響到故障測距的精度。 發(fā)表于：4/8/2011 ?…412413414415416417418419420421…?
