精品无码特级毛片,亚洲AV无码一区二区三区观看 ,亚洲精品第一区

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來(lái)良好發(fā)展充滿信心。

萊迪思參考設(shè)計(jì)實(shí)現(xiàn)了圖像信號(hào)處理器（ISP）與APTINA HiSPi CMOS傳感器的連接

萊迪思參考設(shè)計(jì)實(shí)現(xiàn)了圖像信號(hào)處理器（ISP）與APTINA HiSPi CMOS傳感器的連接萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布全面支持使用LatticeXP2TM FPGA的Aptina的高速串行像素接口（HiSPi）。LatticeXP2 HiSPi橋參考設(shè)計(jì)實(shí)現(xiàn)了任意帶有傳統(tǒng)CMOS并行總線的圖像信號(hào)處理器（ISP）與Aptina HiSPi CMOS傳感器的連接。HiSPi橋解決方案是使用更高分辨率和更高的幀速率的CMOS傳感器的理想選擇，如安防攝像、汽車應(yīng)用、高端消費(fèi)攝像和其他攝像應(yīng)用等。

發(fā)表于：4/11/2011

基于VHDL和FPGA的非對(duì)稱同步FIFO設(shè)計(jì)實(shí)現(xiàn)

基于VHDL和FPGA的非對(duì)稱同步FIFO設(shè)計(jì)實(shí)現(xiàn),FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過(guò)同步FIFO來(lái)連接8位A/D和16位數(shù)據(jù)總線的MCU，但

發(fā)表于：4/11/2011

電子記帳控稅終端機(jī)設(shè)計(jì)的SoC芯片研究

本SoC芯片是面向電子記帳終端設(shè)備而設(shè)計(jì)的符合國(guó)家電子記帳終端設(shè)備標(biāo)準(zhǔn)的高性能嵌入式的系統(tǒng)芯片，其中以32位的SPARC V8架構(gòu)的處理器為內(nèi)核，集成了符合ISO7816標(biāo)準(zhǔn)的智能卡控制器和符合ISO7811／2標(biāo)準(zhǔn)的磁卡控制器接口等外圍設(shè)備。他的應(yīng)用既降低了電子記帳終端設(shè)備的成本，又大大提高了系統(tǒng)的可靠性。

發(fā)表于：4/11/2011

基于FPGA的多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

本文實(shí)現(xiàn)了一種結(jié)合Altera公司生產(chǎn)的CycloneII系列FPGA與視頻解碼芯片ADV7181B的嵌入式圖像采集系統(tǒng)。系統(tǒng)具有低功耗、低成本、高可靠和靈活性好等特點(diǎn)。基于FPGA的多路圖像采集系統(tǒng)采用兩片F(xiàn)PGA作為主控芯片，完成四路視頻畫面的同時(shí)顯示和切換，實(shí)現(xiàn)兩個(gè)FPGA的級(jí)聯(lián)配置，采用Verilog語(yǔ)言編寫的控制邏輯解決了畫面抖動(dòng)問(wèn)題。系統(tǒng)軟件集成度高，硬件結(jié)構(gòu)清晰簡(jiǎn)單，即可滿足一般監(jiān)控場(chǎng)合對(duì)多處位置進(jìn)行實(shí)時(shí)監(jiān)控的需求，又能為功能更復(fù)雜的圖像處理、壓縮、傳輸系統(tǒng)提供前端圖像數(shù)據(jù)采集。

發(fā)表于：4/11/2011

一種基于FPGA的接口電路設(shè)計(jì)

在簡(jiǎn)要介紹了PC／AT鍵碼、旋轉(zhuǎn)開關(guān)和EPM7128結(jié)構(gòu)特點(diǎn)的基礎(chǔ)上，介紹了利用FPGA實(shí)現(xiàn)旋轉(zhuǎn)開關(guān)信號(hào)到PC／AT鍵碼轉(zhuǎn)換的設(shè)計(jì)方法。

發(fā)表于：4/11/2011

基于IP核的FPGA 設(shè)計(jì)方法

隨著集成電路制造技術(shù)迅速向亞微米發(fā)展, 產(chǎn)生了系統(tǒng)級(jí)集成的新概念, 為縮短系統(tǒng)級(jí)芯片的設(shè)計(jì)時(shí)間, 重復(fù)利用已有的設(shè)計(jì), 核基設(shè)計(jì)方法被廣泛采用。本文介紹了核的分類及核基FPGA 的設(shè)計(jì)流程, 討論了軟核的設(shè)計(jì)思路和使用特點(diǎn), 并給出了設(shè)計(jì)實(shí)例。

發(fā)表于：4/11/2011

基于Xilinx FPGA的片上系統(tǒng)無(wú)線保密通信終端

本設(shè)計(jì)使用硬件描述語(yǔ)言VHDL在FPGA數(shù)字邏輯層面上實(shí)現(xiàn)AES加解密，為了系統(tǒng)的擴(kuò)展性和構(gòu)建良好的人機(jī)交互，設(shè)計(jì)通過(guò)PS/2鍵盤輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過(guò)SPI總線讀寫FIFO和RAM控制射頻芯片CC2420，使系統(tǒng)具有信道選擇、地址識(shí)別、自動(dòng)CRC校驗(yàn)功能，使系統(tǒng)更加安全、通信誤碼率更低。

發(fā)表于：4/11/2011

基于FPGA的三模冗余容錯(cuò)技術(shù)研究

摘要：基于SRAM的FPGA對(duì)于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對(duì)基于FPGA的電子系統(tǒng)采取容錯(cuò)措施以防止此類故障的出現(xiàn)是非常重要的。三模冗余(TMR)方法以其實(shí)現(xiàn)的簡(jiǎn)單性和效果的可靠性而被廣泛用于對(duì)單粒子

發(fā)表于：4/11/2011

基于FPGA高速并行采樣技術(shù)的研究

針對(duì)高速并行ADC時(shí)間交叉采樣技術(shù)對(duì)多相時(shí)鐘信號(hào)的高要求以及采集數(shù)據(jù)的誤差，介紹了多相時(shí)鐘設(shè)計(jì)的一種方法和利用FFT技術(shù)實(shí)現(xiàn)對(duì)增益誤差的校正。通過(guò)實(shí)驗(yàn)仿真證明，該設(shè)計(jì)能夠有效提升數(shù)據(jù)采集系統(tǒng)的性能。

發(fā)表于：4/11/2011

基于PSoC片上系統(tǒng)芯片的非接觸式感應(yīng)按鍵界面設(shè)計(jì)

PSoC微處理器由處理器內(nèi)核、系統(tǒng)資源、數(shù)字系統(tǒng)和模擬系統(tǒng)組成。PSoC片上系統(tǒng)包含8個(gè)數(shù)字模塊和12個(gè)模擬模塊。這些模塊都可進(jìn)行配置，用戶通過(guò)對(duì)這些模塊進(jìn)行配置，定義出用戶所需要的功能。數(shù)字模塊可配置成定時(shí)器、計(jì)數(shù)器、串行通信口（UARTS）、CRC發(fā)生器、PWM脈寬調(diào)制等功能模塊。模擬模塊可配置成模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、可編程增益放大器、可編程濾波器、差分比較器等功能模塊。數(shù)字模塊和模擬模塊也可構(gòu)成調(diào)制解調(diào)器、復(fù)雜的馬達(dá)控制器、傳感器信號(hào)的處理電路等。

發(fā)表于：4/11/2011