精品一卡一卡高清在线观看,aaa午夜级特黄日本大片

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于FPGA的跳擴(kuò)頻信號發(fā)送系統(tǒng)設(shè)計(jì)

依據(jù)跳擴(kuò)頻通信信號的需求，設(shè)計(jì)了以FPGA和DDS為架構(gòu)，用VHDL語言編程實(shí)現(xiàn)的跳擴(kuò)頻信號發(fā)送系統(tǒng)，該系統(tǒng)能以連續(xù)的4．8 Kb／s的速率、在108～155．975 MHz范圍內(nèi)寬間隔跳頻發(fā)送數(shù)據(jù)。本設(shè)計(jì)的主要優(yōu)點(diǎn)是采用了軟件無線電技術(shù)，使用高速、高穩(wěn)定性和高可靠性的集成芯片，體積小重量輕，性價(jià)比高。實(shí)驗(yàn)結(jié)果證明，該跳頻信號發(fā)送系統(tǒng)可在其外部參數(shù)可控的情況下，穩(wěn)定地傳送全頻段跳頻信號，具有較高的應(yīng)用價(jià)值。

發(fā)表于：3/28/2011

FPGA研究設(shè)計(jì)平臺不斷推動(dòng)網(wǎng)絡(luò)發(fā)展

斯坦福大學(xué)與賽靈思研究實(shí)驗(yàn)室(XilinxResearchLabs)聯(lián)手，正在開發(fā)專門面向研究社群的第二代高速網(wǎng)絡(luò)設(shè)計(jì)平臺NetFPGA-10G。該新型平臺預(yù)計(jì)年內(nèi)完成，其采用最先進(jìn)的技術(shù)，能夠幫助研究人員迅速構(gòu)建高速復(fù)雜的原

發(fā)表于：3/28/2011

基于SOPC技術(shù)的事故現(xiàn)場處理平臺設(shè)計(jì)與實(shí)現(xiàn)

本文介紹了利用SOPC設(shè)計(jì)方法，以Altera公司的Nios軟核處理器為核心完成的事故現(xiàn)場處理平臺的設(shè)計(jì)。就其中最重要的兩部分——SCCB總線控制模塊和SRAM讀寫控制模塊的具體實(shí)現(xiàn)做了詳細(xì)介紹，并給出了SRAM寫控制器的實(shí)際仿真結(jié)果。最后，總結(jié)了SOPC的設(shè)計(jì)方法。

發(fā)表于：3/27/2011

基于FPGA的高性能DAC芯片測試與研究

D/A轉(zhuǎn)換器作為連接數(shù)字系統(tǒng)與模擬系統(tǒng)的橋梁，不僅要求快速、靈敏，而且線性誤差、信噪比和增益誤差等也要滿足系統(tǒng)的要求[1]。因此，研究DAC芯片的測試方法，對高速、高分辨率DAC芯片的研發(fā)具有十分重要的意義。

發(fā)表于：3/27/2011

基于FPGA的高效FIR濾波器設(shè)計(jì)與實(shí)現(xiàn)

給出了一種基于FPGA的數(shù)字濾波器的設(shè)計(jì)方法。該方法先通過MATLAB設(shè)計(jì)出一個(gè)具有具體指標(biāo)的FIR濾波器，再對濾波器系數(shù)進(jìn)行處理，使之便于在FPGA中實(shí)現(xiàn)，然后采用基于分布式算法和CSD編碼的濾波器結(jié)構(gòu)進(jìn)行設(shè)計(jì)，從而避免了乘法運(yùn)算，節(jié)約了硬件資源，其流水線的設(shè)計(jì)方式也提高了運(yùn)行速度。Matlab和Modelsim仿真表明，該設(shè)計(jì)功能正確，能實(shí)現(xiàn)快速濾波。

發(fā)表于：3/26/2011

基于CPLD的CCD信號發(fā)生器的研究

本文設(shè)計(jì)了一種基于CPLD的可編程高精度CCD信號發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號，輸出信號頻率達(dá)到1IMHZ。

發(fā)表于：3/26/2011

高精度DDFS信號源FPGA實(shí)現(xiàn)

本文的創(chuàng)新點(diǎn)為對DDFS設(shè)計(jì)進(jìn)行優(yōu)化，充分利用Cyclone II系列FPGA的片上資源，產(chǎn)生了最高頻率可達(dá)9．312 5 MHz．最低頻率分量及頻率分辨率低至MHz量級的正弦信號。通過進(jìn)一步優(yōu)化DDFS各模塊的性能，如減少相位累加器、數(shù)據(jù)取補(bǔ)碼等模塊的運(yùn)算時(shí)間，進(jìn)一步提高系統(tǒng)工作的最高頻率；進(jìn)一步優(yōu)化后級濾波網(wǎng)絡(luò)的特性等，就可以獲得性能曲線更平滑，輸出頻率更高，帶負(fù)載能力更強(qiáng)的優(yōu)質(zhì)的信號源。同時(shí)還可以增加FFT算法模塊，對信號進(jìn)行頻譜分析等其他功能。

發(fā)表于：3/26/2011

宏力半導(dǎo)體成為領(lǐng)先的微控制器晶圓代工廠

上海宏力半導(dǎo)體制造有限公司 (宏力半導(dǎo)體)，專注于差異化技術(shù)的半導(dǎo)體制造業(yè)領(lǐng)先企業(yè)之一，宣布其專為微控制器(MCU)開發(fā)的涵蓋高端及低端應(yīng)用平臺的工藝制程均已經(jīng)成功量產(chǎn)，包括低本高效的OTP ，高性能的eFlash (嵌入式閃存)以及EEPROM制程平臺。　

發(fā)表于：3/25/2011

法國DOCEA：用架構(gòu)性工具設(shè)計(jì)實(shí)現(xiàn)低功耗芯片和系統(tǒng)設(shè)計(jì)

不久前，華興萬邦分析師看到了國內(nèi)一些芯片設(shè)計(jì)公司在算法等方面極富創(chuàng)新，但是流片回來的系統(tǒng)級芯片(SoC)卻因局部溫度過高，或者設(shè)計(jì)不能達(dá)到預(yù)定功耗目標(biāo)而花費(fèi)大量的時(shí)間修改芯片布局和重新進(jìn)行后端設(shè)計(jì)。這延長了產(chǎn)品的上市時(shí)間，因此國內(nèi)廠商需要新的工具來實(shí)現(xiàn)架構(gòu)性的功耗和熱性能優(yōu)化，為此華興萬邦走訪了提供這種工具的新興EDA廠商DOCEA公司。

發(fā)表于：3/25/2011

一種空間相機(jī)的數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)

在空間相機(jī)數(shù)據(jù)采集應(yīng)用中，為了滿足電路板體積重量以及可擴(kuò)展性的要求，利用FPGA作為主控芯片，控制相機(jī)進(jìn)行數(shù)據(jù)采集和傳輸。在數(shù)據(jù)通信系統(tǒng)中，F(xiàn)PGA替代了傳統(tǒng)的單片機(jī)作為CAN總線的主控制器，并給出了詳細(xì)的硬件電路設(shè)計(jì)方法。在對CAN協(xié)議控制器SJA1000進(jìn)行功能及時(shí)序分析后，利用硬件語言對其通信流程進(jìn)行設(shè)計(jì)。實(shí)踐證明，在嚴(yán)格的時(shí)序邏輯下，F(xiàn)PGA能夠控制CAN總線穩(wěn)定正確地對相機(jī)數(shù)據(jù)進(jìn)行收發(fā)。

發(fā)表于：3/25/2011