亚洲AV无码国产精品色午夜洪,天堂一区人妻无码,久久人人爽人人爽人人片aV免费

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

高精度DDFS信號源FPGA實(shí)現(xiàn)

本文的創(chuàng)新點(diǎn)為對DDFS設(shè)計(jì)進(jìn)行優(yōu)化，充分利用Cyclone II系列FPGA的片上資源，產(chǎn)生了最高頻率可達(dá)9．312 5 MHz．最低頻率分量及頻率分辨率低至MHz量級的正弦信號。通過進(jìn)一步優(yōu)化DDFS各模塊的性能，如減少相位累加器、數(shù)據(jù)取補(bǔ)碼等模塊的運(yùn)算時(shí)間，進(jìn)一步提高系統(tǒng)工作的最高頻率；進(jìn)一步優(yōu)化后級濾波網(wǎng)絡(luò)的特性等，就可以獲得性能曲線更平滑，輸出頻率更高，帶負(fù)載能力更強(qiáng)的優(yōu)質(zhì)的信號源。同時(shí)還可以增加FFT算法模塊，對信號進(jìn)行頻譜分析等其他功能。

發(fā)表于：3/26/2011

宏力半導(dǎo)體成為領(lǐng)先的微控制器晶圓代工廠

上海宏力半導(dǎo)體制造有限公司 (宏力半導(dǎo)體)，專注于差異化技術(shù)的半導(dǎo)體制造業(yè)領(lǐng)先企業(yè)之一，宣布其專為微控制器(MCU)開發(fā)的涵蓋高端及低端應(yīng)用平臺的工藝制程均已經(jīng)成功量產(chǎn)，包括低本高效的OTP ，高性能的eFlash (嵌入式閃存)以及EEPROM制程平臺。　

發(fā)表于：3/25/2011

法國DOCEA：用架構(gòu)性工具設(shè)計(jì)實(shí)現(xiàn)低功耗芯片和系統(tǒng)設(shè)計(jì)

不久前，華興萬邦分析師看到了國內(nèi)一些芯片設(shè)計(jì)公司在算法等方面極富創(chuàng)新，但是流片回來的系統(tǒng)級芯片(SoC)卻因局部溫度過高，或者設(shè)計(jì)不能達(dá)到預(yù)定功耗目標(biāo)而花費(fèi)大量的時(shí)間修改芯片布局和重新進(jìn)行后端設(shè)計(jì)。這延長了產(chǎn)品的上市時(shí)間，因此國內(nèi)廠商需要新的工具來實(shí)現(xiàn)架構(gòu)性的功耗和熱性能優(yōu)化，為此華興萬邦走訪了提供這種工具的新興EDA廠商DOCEA公司。

發(fā)表于：3/25/2011

一種空間相機(jī)的數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)

在空間相機(jī)數(shù)據(jù)采集應(yīng)用中，為了滿足電路板體積重量以及可擴(kuò)展性的要求，利用FPGA作為主控芯片，控制相機(jī)進(jìn)行數(shù)據(jù)采集和傳輸。在數(shù)據(jù)通信系統(tǒng)中，F(xiàn)PGA替代了傳統(tǒng)的單片機(jī)作為CAN總線的主控制器，并給出了詳細(xì)的硬件電路設(shè)計(jì)方法。在對CAN協(xié)議控制器SJA1000進(jìn)行功能及時(shí)序分析后，利用硬件語言對其通信流程進(jìn)行設(shè)計(jì)。實(shí)踐證明，在嚴(yán)格的時(shí)序邏輯下，F(xiàn)PGA能夠控制CAN總線穩(wěn)定正確地對相機(jī)數(shù)據(jù)進(jìn)行收發(fā)。

發(fā)表于：3/25/2011

基于FPGA的高精度信號源的設(shè)計(jì)

摘要：為進(jìn)行高精度信號源的設(shè)計(jì)，同時(shí)降低設(shè)計(jì)成本，以CycloneII系列低端FPGA為核心，利用直接頻率合成技術(shù)，對正弦信號等數(shù)據(jù)進(jìn)行1/4周期壓縮存儲到ROM中，在外部時(shí)鐘頻率為50MHz，實(shí)現(xiàn)了正弦信號源的設(shè)計(jì)，同時(shí)

發(fā)表于：3/25/2011

基于CPLD和MT8880的遠(yuǎn)程控制及播音系統(tǒng)設(shè)計(jì)

介紹了一種基于CPLD和MT8880的遠(yuǎn)程控制及語音通信的解決方案。給出了系統(tǒng)的原理框圖和關(guān)鍵電路，并對關(guān)鍵電路的工作原理進(jìn)行了說明；最后給出了系統(tǒng)主機(jī)控制器中關(guān)鍵模塊的QUARTUS II設(shè)計(jì)圖及基于VHDL語言的MT8880收發(fā)程序源代碼。

發(fā)表于：3/25/2011

CPLD應(yīng)用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信

可編程邏輯器件PLD（Programmable logic Device）就是由用戶進(jìn)行編程實(shí)現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC。可編程邏輯器件在現(xiàn)代電子工程設(shè)計(jì)中得到了廣泛應(yīng)用。它是在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的，具有高密度，高速度，低功耗體系結(jié)構(gòu)和邏輯單元，靈活以及運(yùn)用范圍寬等特點(diǎn)，同時(shí)還具有設(shè)計(jì)周期短，制造成本低，開發(fā)工具先進(jìn)，標(biāo)準(zhǔn)產(chǎn)品無需測試，質(zhì)量穩(wěn)定及可實(shí)時(shí)布線檢驗(yàn)等優(yōu)點(diǎn)。

發(fā)表于：3/25/2011

FPGA實(shí)現(xiàn)時(shí)分多址的一種改進(jìn)型方法

摘要：利用FPGA實(shí)現(xiàn)時(shí)分多址的方法有很多種，但大多數(shù)方法都對FPGA芯片資源的占用非常巨大。針對這一問題，提出一種改進(jìn)型方法來實(shí)現(xiàn)時(shí)分多址。通過使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問存儲器(雙口RAM)，利用同一塊RAM采

發(fā)表于：3/24/2011

基于Max+PlusⅡ的PCM30／32路系統(tǒng)仿真

摘要：PCM是將模擬信號變換成數(shù)字信號的常用方法。為了研究PCM30／32路系統(tǒng)的發(fā)端時(shí)序與幀結(jié)構(gòu)，采用Max+PlusⅡ設(shè)計(jì)出了該系統(tǒng)的電路圖，并在Max+PlusⅡ中對該電路進(jìn)行了仿真。仿真結(jié)果表明，PCM30／32路系統(tǒng)共包含3

發(fā)表于：3/24/2011

基于FPGA的部分響應(yīng)CPM信號解調(diào)器的設(shè)計(jì)

在現(xiàn)有的民用、軍用通信系統(tǒng)的眾多應(yīng)用領(lǐng)域中，為了實(shí)現(xiàn)高速率數(shù)據(jù)傳輸，提高頻譜利用率，必須采用帶寬效率更高的編碼、調(diào)制技術(shù)。在眾多的調(diào)制方式中，連續(xù)相位調(diào)制信號（CPM信號）具有恒包絡(luò)特性，它用于承載信息

發(fā)表于：3/24/2011