頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 FPGA研究設計平臺不斷推動網絡發(fā)展 斯坦福大學與賽靈思研究實驗室(XilinxResearchLabs)聯(lián)手，正在開發(fā)專門面向研究社群的第二代高速網絡設計平臺NetFPGA-10G。該新型平臺預計年內完成，其采用最先進的技術，能夠幫助研究人員迅速構建高速復雜的原 發(fā)表于：3/28/2011 基于SOPC技術的事故現(xiàn)場處理平臺設計與實現(xiàn) 本文介紹了利用SOPC設計方法，以Altera公司的Nios軟核處理器為核心完成的事故現(xiàn)場處理平臺的設計。就其中最重要的兩部分——SCCB總線控制模塊和SRAM讀寫控制模塊的具體實現(xiàn)做了詳細介紹，并給出了SRAM寫控制器的實際仿真結果。最后，總結了SOPC的設計方法。 發(fā)表于：3/27/2011 基于FPGA的高性能DAC芯片測試與研究 D/A轉換器作為連接數字系統(tǒng)與模擬系統(tǒng)的橋梁，不僅要求快速、靈敏，而且線性誤差、信噪比和增益誤差等也要滿足系統(tǒng)的要求[1]。因此，研究DAC芯片的測試方法，對高速、高分辨率DAC芯片的研發(fā)具有十分重要的意義。 發(fā)表于：3/27/2011 基于FPGA的高效FIR濾波器設計與實現(xiàn) 給出了一種基于FPGA的數字濾波器的設計方法。該方法先通過MATLAB設計出一個具有具體指標的FIR濾波器， 再對濾波器系數進行處理， 使之便于在FPGA中實現(xiàn)， 然后采用基于分布式算法和CSD編碼的濾波器結構進行設計， 從而避免了乘法運算， 節(jié)約了硬件資源，其流水線的設計方式也提高了運行速度。Matlab和Modelsim仿真表明， 該設計功能正確， 能實現(xiàn)快速濾波。 發(fā)表于：3/26/2011 基于CPLD的CCD信號發(fā)生器的研究 本文設計了一種基于CPLD的可編程高精度CCD信號發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號，輸出信號頻率達到1IMHZ。 發(fā)表于：3/26/2011 高精度DDFS信號源FPGA實現(xiàn) 本文的創(chuàng)新點為對DDFS設計進行優(yōu)化，充分利用Cyclone II系列FPGA的片上資源，產生了最高頻率可達9．312 5 MHz．最低頻率分量及頻率分辨率低至MHz量級的正弦信號。通過進一步優(yōu)化DDFS各模塊的性能，如減少相位累加器、數據取補碼等模塊的運算時間，進一步提高系統(tǒng)工作的最高頻率；進一步優(yōu)化后級濾波網絡的特性等，就可以獲得性能曲線更平滑，輸出頻率更高，帶負載能力更強的優(yōu)質的信號源。同時還可以增加FFT算法模塊，對信號進行頻譜分析等其他功能。 發(fā)表于：3/26/2011 宏力半導體成為領先的微控制器晶圓代工廠 上海宏力半導體制造有限公司 (宏力半導體)，專注于差異化技術的半導體制造業(yè)領先企業(yè)之一，宣布其專為微控制器(MCU)開發(fā)的涵蓋高端及低端應用平臺的工藝制程均已經成功量產，包括低本高效的OTP ，高性能的eFlash (嵌入式閃存)以及EEPROM制程平臺。 發(fā)表于：3/25/2011 法國DOCEA：用架構性工具設計實現(xiàn)低功耗芯片和系統(tǒng)設計 不久前，華興萬邦分析師看到了國內一些芯片設計公司在算法等方面極富創(chuàng)新，但是流片回來的系統(tǒng)級芯片(SoC)卻因局部溫度過高，或者設計不能達到預定功耗目標而花費大量的時間修改芯片布局和重新進行后端設計。這延長了產品的上市時間，因此國內廠商需要新的工具來實現(xiàn)架構性的功耗和熱性能優(yōu)化，為此華興萬邦走訪了提供這種工具的新興EDA廠商DOCEA公司。 發(fā)表于：3/25/2011 一種空間相機的數據通信系統(tǒng)設計 在空間相機數據采集應用中，為了滿足電路板體積重量以及可擴展性的要求，利用FPGA作為主控芯片，控制相機進行數據采集和傳輸。在數據通信系統(tǒng)中，F(xiàn)PGA替代了傳統(tǒng)的單片機作為CAN總線的主控制器，并給出了詳細的硬件電路設計方法。在對CAN協(xié)議控制器SJA1000進行功能及時序分析后，利用硬件語言對其通信流程進行設計。實踐證明，在嚴格的時序邏輯下，F(xiàn)PGA能夠控制CAN總線穩(wěn)定正確地對相機數據進行收發(fā)。 發(fā)表于：3/25/2011 基于FPGA的高精度信號源的設計 摘要：為進行高精度信號源的設計，同時降低設計成本，以CycloneII系列低端FPGA為核心，利用直接頻率合成技術，對正弦信號等數據進行1/4周期壓縮存儲到ROM中，在外部時鐘頻率為50MHz，實現(xiàn)了正弦信號源的設計，同時 發(fā)表于：3/25/2011 ?…417418419420421422423424425426…?
