在线观看国产精品欧美精品蜜乳,激情AV免费观看

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來良好發(fā)展充滿信心。

基于FPGA的VGA控制器實(shí)現(xiàn)

摘要：依據(jù)標(biāo)準(zhǔn)的VGA顯示接口的顯示原理，介紹了一種利用可編程邏輯器件FPGA，并以VerilogHDL語(yǔ)言為邏輯描述工具來完成VGA接口的控制，從而實(shí)現(xiàn)簡(jiǎn)單的彩色條紋顯示的具體方法。關(guān)鍵宇：VGA；FPGA；VerilogHDL；彩色

發(fā)表于：3/29/2011

基于ARM和FPGA的便攜人工地震數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

介紹了一種基于Atmel AT91SAM9G20（ARM926EJ-S核）低功耗微處理器和Actel AGL600（低功耗Flash-based FPGA）并融合嵌入式Linux技術(shù)的便攜式人工地震數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)原理和實(shí)現(xiàn)方法。該設(shè)計(jì)引入動(dòng)態(tài)電源管理技術(shù)，根據(jù)系統(tǒng)負(fù)載自動(dòng)進(jìn)行微處理器工作頻率調(diào)節(jié)和外圍I/O設(shè)備的工作模式調(diào)整。本數(shù)據(jù)采集系統(tǒng)功耗低、體積小，野外使用安裝便捷，對(duì)降低數(shù)據(jù)采集成本、延長(zhǎng)系統(tǒng)有效工作時(shí)間、提高野外工作效率有著積極意義。

發(fā)表于：3/28/2011

一種新型的正弦信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：為精確地輸出正弦波、調(diào)幅波、調(diào)頻波、PSK、ASK等信號(hào)及保證信號(hào)的高可靠性，設(shè)計(jì)出一種新型的正弦信號(hào)發(fā)生器。該正弦信號(hào)發(fā)生器以可編程邏輯器件CPLD和單片機(jī)AT89S52為基礎(chǔ)，采用數(shù)字頻率合成DDS技術(shù)實(shí)現(xiàn)頻率

發(fā)表于：3/28/2011

基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

隨著光纖傳感技術(shù)的發(fā)展，光纖傳感器已成功應(yīng)用于周界入侵探測(cè)等安全防范領(lǐng)域。目前，已經(jīng)應(yīng)用于光纖微擾動(dòng)傳感器或相似系統(tǒng)的數(shù)據(jù)處理方案比較多，有DSP、FPGA、FPGA+DSP、labview等多種方案。但是目前的解決方案大多是對(duì)信號(hào)進(jìn)行前期處理，實(shí)現(xiàn)PGC解調(diào)或者是濾波等功能，僅僅對(duì)實(shí)驗(yàn)方案進(jìn)行驗(yàn)證，擾動(dòng)判別和定位等工作需要上傳到PC機(jī)上進(jìn)行。

發(fā)表于：3/28/2011

基于FPGA的跳擴(kuò)頻信號(hào)發(fā)送系統(tǒng)設(shè)計(jì)

依據(jù)跳擴(kuò)頻通信信號(hào)的需求，設(shè)計(jì)了以FPGA和DDS為架構(gòu)，用VHDL語(yǔ)言編程實(shí)現(xiàn)的跳擴(kuò)頻信號(hào)發(fā)送系統(tǒng)，該系統(tǒng)能以連續(xù)的4．8 Kb／s的速率、在108～155．975 MHz范圍內(nèi)寬間隔跳頻發(fā)送數(shù)據(jù)。本設(shè)計(jì)的主要優(yōu)點(diǎn)是采用了軟件無線電技術(shù)，使用高速、高穩(wěn)定性和高可靠性的集成芯片，體積小重量輕，性價(jià)比高。實(shí)驗(yàn)結(jié)果證明，該跳頻信號(hào)發(fā)送系統(tǒng)可在其外部參數(shù)可控的情況下，穩(wěn)定地傳送全頻段跳頻信號(hào)，具有較高的應(yīng)用價(jià)值。

發(fā)表于：3/28/2011

FPGA研究設(shè)計(jì)平臺(tái)不斷推動(dòng)網(wǎng)絡(luò)發(fā)展

斯坦福大學(xué)與賽靈思研究實(shí)驗(yàn)室(XilinxResearchLabs)聯(lián)手，正在開發(fā)專門面向研究社群的第二代高速網(wǎng)絡(luò)設(shè)計(jì)平臺(tái)NetFPGA-10G。該新型平臺(tái)預(yù)計(jì)年內(nèi)完成，其采用最先進(jìn)的技術(shù)，能夠幫助研究人員迅速構(gòu)建高速?gòu)?fù)雜的原

發(fā)表于：3/28/2011

基于SOPC技術(shù)的事故現(xiàn)場(chǎng)處理平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

本文介紹了利用SOPC設(shè)計(jì)方法，以Altera公司的Nios軟核處理器為核心完成的事故現(xiàn)場(chǎng)處理平臺(tái)的設(shè)計(jì)。就其中最重要的兩部分——SCCB總線控制模塊和SRAM讀寫控制模塊的具體實(shí)現(xiàn)做了詳細(xì)介紹，并給出了SRAM寫控制器的實(shí)際仿真結(jié)果。最后，總結(jié)了SOPC的設(shè)計(jì)方法。

發(fā)表于：3/27/2011

基于FPGA的高性能DAC芯片測(cè)試與研究

D/A轉(zhuǎn)換器作為連接數(shù)字系統(tǒng)與模擬系統(tǒng)的橋梁，不僅要求快速、靈敏，而且線性誤差、信噪比和增益誤差等也要滿足系統(tǒng)的要求[1]。因此，研究DAC芯片的測(cè)試方法，對(duì)高速、高分辨率DAC芯片的研發(fā)具有十分重要的意義。

發(fā)表于：3/27/2011

基于FPGA的高效FIR濾波器設(shè)計(jì)與實(shí)現(xiàn)

給出了一種基于FPGA的數(shù)字濾波器的設(shè)計(jì)方法。該方法先通過MATLAB設(shè)計(jì)出一個(gè)具有具體指標(biāo)的FIR濾波器，再對(duì)濾波器系數(shù)進(jìn)行處理，使之便于在FPGA中實(shí)現(xiàn)，然后采用基于分布式算法和CSD編碼的濾波器結(jié)構(gòu)進(jìn)行設(shè)計(jì)，從而避免了乘法運(yùn)算，節(jié)約了硬件資源，其流水線的設(shè)計(jì)方式也提高了運(yùn)行速度。Matlab和Modelsim仿真表明，該設(shè)計(jì)功能正確，能實(shí)現(xiàn)快速濾波。

發(fā)表于：3/26/2011

基于CPLD的CCD信號(hào)發(fā)生器的研究

本文設(shè)計(jì)了一種基于CPLD的可編程高精度CCD信號(hào)發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號(hào)，輸出信號(hào)頻率達(dá)到1IMHZ。

發(fā)表于：3/26/2011