国产五月天视频在线观看,国产微拍不卡无毒,91高清免费国产自产拍

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于FPGA的IEEE-1394b雙向數(shù)據(jù)傳輸系統(tǒng)設(shè)計

本系統(tǒng)，采用800 Mb·s-1的總線傳輸速率，利用FPGA內(nèi)嵌的NIOSII處理器作為控制核心，實現(xiàn)了雙向傳輸，用異步傳輸方式傳輸主機(jī)端指令和攝像頭方位及狀態(tài)信息，用等時傳輸方式將攝像頭數(shù)據(jù)傳輸?shù)街鳈C(jī)端進(jìn)行實時顯示。實驗表明，相對于1394a，該方案具有高速通信、可靠性高、實時性強(qiáng)等優(yōu)點，達(dá)到了預(yù)定目標(biāo)，運行良好。本系統(tǒng)研究的是1394設(shè)備與主機(jī)間的通信，在此基礎(chǔ)上還可以研究在脫離計算機(jī)的環(huán)境下，兩個1394設(shè)備間的通信傳輸以及多個設(shè)備的組網(wǎng)傳輸。

發(fā)表于：3/24/2011

基于FPGA+DSP的多串口數(shù)據(jù)通信的實現(xiàn)

摘要：串口傳輸常用于基于FPGA和DSP結(jié)構(gòu)的信號處理板和外部設(shè)備之間的數(shù)據(jù)交換。以GPSRTK定位應(yīng)用為基礎(chǔ)，針對單個串口全雙工傳輸不足以應(yīng)對多種數(shù)據(jù)類型同時輸入輸出的情形，設(shè)計并實現(xiàn)了一種面向多串口不同類型

發(fā)表于：3/24/2011

基于FPGA的AD9910控制設(shè)計

為了滿足目前對數(shù)據(jù)處理速度的需求，設(shè)計了一種基于FPGA+DDS的控制系統(tǒng)。根據(jù)AD9910的特點設(shè)計了控制系統(tǒng)的硬件部分，詳細(xì)闡述了電源、地和濾波器的設(shè)計。設(shè)計了FPGA的軟件控制流程，給出了流程圖和關(guān)鍵部分的例程，并對DDSAD9910各個控制寄存器的設(shè)置與時序進(jìn)行詳細(xì)說明，最后給出了實驗結(jié)果。實驗結(jié)果證明輸出波形質(zhì)量高、效果好。對于頻率源的設(shè)計與實現(xiàn)具有工程實踐意義。

發(fā)表于：3/24/2011

FPGA實現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計

為達(dá)到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現(xiàn)代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)IRIG-B碼編碼和解碼的設(shè)計方案和體系結(jié)構(gòu)，設(shè)計中會涉及到幾個不同的時鐘頻率，F(xiàn)PGA對時鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時鐘基準(zhǔn)，使時鐘與信號的延遲控制在200ns以內(nèi)，從而得到了IRIG-B碼與時間精確同步的效果。

發(fā)表于：3/24/2011

基于CPLD的I2C總線接口設(shè)計

在電路設(shè)計中，I2C總線是比較常用的兩線式串行通信方式，大多數(shù)的CPU都擅長于并口操作，不具備直接操作I2C總線接口的能力。為了使不具備I2C總線接口能力的CPU通過對并口的簡單操作實現(xiàn)對I2C總線接口的控制，在分析I2C總線常用工作模式的基礎(chǔ)上，設(shè)計實現(xiàn)工作于主機(jī)模式的，以CPID完成I2C總線開始信號、結(jié)束信號的輸出，以及并行數(shù)據(jù)到I2C總線模式串行數(shù)據(jù)轉(zhuǎn)換或I2C模式串行數(shù)據(jù)到并行數(shù)據(jù)轉(zhuǎn)換的I2C接口模塊。采用該模塊，可以使不具備I2C總線接口的CPU通過并口方便地控制I2C總線設(shè)備，簡化系統(tǒng)程序設(shè)計。

發(fā)表于：3/24/2011

基于Spantan FPGA的多路數(shù)字量采集模塊設(shè)計

測控系統(tǒng)常常需要處理所采集到的各種數(shù)字量信號。通常測控系統(tǒng)采用通用MCU完成系統(tǒng)任務(wù)。但當(dāng)系統(tǒng)中采集信號量較多時，僅依靠MCU則難以完成系統(tǒng)任務(wù)。針對這一問題，提出一種基于FPGA技術(shù)的多路數(shù)字量采集模塊。利用FPGA的I/O端口數(shù)多且可編程設(shè)置的特點，配以VHDL編寫的FPGA內(nèi)部邏輯，實現(xiàn)采集多路數(shù)字量信號。

發(fā)表于：3/24/2011

一種基于FPGA的嵌入式塊SRAM的設(shè)計

文章中提出了一種應(yīng)用于FPGA的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進(jìn)行清零，且編程后為兩端口獨立的雙端存儲器。

發(fā)表于：3/24/2011

基于JTAG邊界掃描方式的重構(gòu)控制器的設(shè)計

　本文介紹一種基于“ARM處理器+FPGA”架構(gòu)的重構(gòu)控制器，重構(gòu)控制器中的FPGA能夠根據(jù)ARM處理器傳送來的命令，對目標(biāo)可編程器件JTAG接口進(jìn)行控制，并模擬JTAG接口中TAP狀態(tài)機(jī)產(chǎn)生激勵信號(TMS、TDI、TCK序列)，向目標(biāo)可編程器件的JTAG接口提供所需的激勵，使目標(biāo)可編程器件內(nèi)的TAP狀態(tài)機(jī)進(jìn)行狀態(tài)轉(zhuǎn)換，將指令和數(shù)據(jù)掃描到FPGA內(nèi)部邊界掃描電路指令寄存器和數(shù)據(jù)寄存器中。完成一次目標(biāo)可編程器件配置，實現(xiàn)用戶此時所要求功能，在下一時段，可根據(jù)用戶新的要求，調(diào)用重構(gòu)控制器內(nèi)部存儲器中不同方案在系統(tǒng)重新配置目標(biāo)可編程器件,實現(xiàn)硬件的時分復(fù)用，靈活快速的改變系統(tǒng)功能，節(jié)省邏輯資源，滿足大規(guī)模應(yīng)用需求。

發(fā)表于：3/24/2011

超聲診斷儀動態(tài)濾波器中FPGA技術(shù)的原理分析及應(yīng)用

引言超聲成像是當(dāng)今醫(yī)學(xué)影像診斷的主要成像方法之一，它以超聲波與生物之間的相互作用作為成像基礎(chǔ)，具有對人體無傷害、無電離輻射、使用方便、適用范圍廣、設(shè)備價格低等優(yōu)點。為了讓超聲圖像能夠更加清晰，現(xiàn)代超聲診斷儀對超聲信號進(jìn)行動態(tài)濾波。動態(tài)濾波包含模擬動態(tài)濾波和數(shù)字動態(tài)濾波。模擬動態(tài)濾波器要改變器件的參數(shù)，從而達(dá)到改變通頻帶中心頻率的效果，方法簡易，效果很好。同時，控制信號是來自FPGA輸送出的數(shù)字信號，經(jīng)D/A轉(zhuǎn)換所得，采用FPGA實現(xiàn)控制信號，實現(xiàn)了很高的精度，達(dá)到了預(yù)想的效果。選用cycloneⅢEP3C16Q240C8在FPGA內(nèi)實現(xiàn)數(shù)字電路，工作頻率

發(fā)表于：3/24/2011

基于Spantan-3 FPGA的智能溫度采集控制器

目前基于智能溫度傳感器DS18B20的測溫設(shè)計大多是單片機(jī)程序。本課題嘗試使用FPGA芯片進(jìn)行設(shè)計。FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳，同時具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，極大地提高了設(shè)計的靈活性和通用性，更適用于電子系統(tǒng)的開發(fā)。如果用戶需求量非常大，采用ASIC流片能極大地節(jié)省成本，經(jīng)濟(jì)效益十分顯著。FPGA可做其它全定制或半定制ASIC電路的中試樣片。鑒于此，本課題使用硬件描述語言設(shè)計FPGA控制器來實現(xiàn)傳感器控制，同時用VC來實現(xiàn)用戶控制界面。

發(fā)表于：3/24/2011