123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

基于ARM和CPLD的可重構(gòu)檢測系統(tǒng)

本文提出了一種基于ARM嵌入式微處理器和復(fù)雜可編程邏輯器件( CPLD) 的檢測系統(tǒng)硬件可重構(gòu)設(shè)計方法。這種結(jié)構(gòu)檢測系統(tǒng)既具有ARM微控制器體積小、集成度高、運算速度快、存儲器容量大、功耗低等特點; 又具有CPLD強大的高速邏輯處理能力和方便靈活的動態(tài)可重構(gòu)性，將兩者結(jié)合起來使用能克服傳統(tǒng)檢測儀器的不足, 可將許多復(fù)雜的實時控制算法硬件化，減輕了MCU的負擔(dān)，減少邏輯控制芯片的使用, 具有可靠性強、可重用性好性價比高突出優(yōu)點。

發(fā)表于：3/16/2011

基于SOPC技術(shù)的EPA現(xiàn)場控制器的設(shè)計

本文介紹了一種基于SOPC技術(shù)的EPA現(xiàn)場控制器的設(shè)計。該控制器應(yīng)用于EPA工業(yè)現(xiàn)場中，實現(xiàn)了EPA通信協(xié)議棧，可對EPA系統(tǒng)中其他設(shè)備的狀態(tài)進行檢測、控制、實時顯示和報警。

發(fā)表于：3/16/2011

基于SOPC的視頻編解碼IP核的設(shè)計

本文設(shè)計了基于SOPC的視頻編解碼控制器IP核，根據(jù)自頂向下的設(shè)計思想，將IP核進行層次功能劃分，并對IP核的仿真驗證，實現(xiàn)了視頻信號的采集，分配，存儲以及色度空間的轉(zhuǎn)換。本IP核具有很好的移植性，可以方便的應(yīng)用到以Nios II為核心的各種需要視頻編解碼控制器功能的嵌入式中。

發(fā)表于：3/16/2011

Xilinx Zynq可擴展處理平臺 PK Intel Atom系列處理器

Xilinx在28nm新產(chǎn)品的推出上可謂大刀闊斧！且不說去年在28nm產(chǎn)品推出一套新的產(chǎn)品品牌。Virtex FPGA系列的基礎(chǔ)上，推出了通用Kintex-7 系列FPGA和低功耗／低成本Artix-7 系列FPGA。這兩個新系列產(chǎn)品與Virtex-7組成了賽靈思全新的7系列FPGA產(chǎn)品。并在去年10月與新代工廠TSMC聯(lián)合推出堆疊硅片互聯(lián)技術(shù)（SSI），領(lǐng)跑FPGA 3D封裝。

發(fā)表于：3/14/2011

宏力半導(dǎo)體宣布賽普拉斯90納米制程成功量產(chǎn)

上海宏力半導(dǎo)體制造有限公司 (宏力半導(dǎo)體)，專注于差異化技術(shù)的半導(dǎo)體制造業(yè)領(lǐng)先企業(yè)之一，宣布為其戰(zhàn)略合作伙伴賽普拉斯半導(dǎo)體公司 (賽普拉斯) 代工的90納米 SRAM制程的首個產(chǎn)品已經(jīng)成功通過資質(zhì)認證并投入量產(chǎn)。該工藝采用鋁后端制程以及193納米光刻技術(shù)，做為一項重要里程碑預(yù)示了宏力已成功跨出先進技術(shù)生產(chǎn)的第一步，并鞏固了其成為值得信賴的晶圓代加工供應(yīng)商的戰(zhàn)略目標(biāo)。

發(fā)表于：3/14/2011

基于DSP+FPGA的紅外圖像小目標(biāo)檢測系統(tǒng)設(shè)計

基于DSP+FPGA的紅外圖像小目標(biāo)檢測系統(tǒng)設(shè)計,研究單幀紅外圖像小目標(biāo)的檢測問題。對傳統(tǒng)基于數(shù)學(xué)形態(tài)學(xué)的Top-hat算子進行分析和實驗，并利用一種最大類間方差方法確定分割閾值，進行圖像分割和目標(biāo)檢測。在Matlab仿真中發(fā)現(xiàn)，這種方法能夠在一定程度上提高單幀圖像目標(biāo)檢測的成功率，并且在一定程度上能夠適應(yīng)不同環(huán)境的需要，在實際應(yīng)用中具有一定的魯棒性。同時描述一種基于DSP+FPGA的紅外圖像處理系統(tǒng)，該結(jié)構(gòu)在一定程度上可滿足實時性和靈活性的要求，具有很強的通用性和可擴展性。介紹了該系統(tǒng)的總體結(jié)構(gòu)，并且給出系統(tǒng)各部分的硬件組成，同時描述各個部分之間的數(shù)據(jù)傳輸關(guān)系。

發(fā)表于：3/14/2011

基于Max+PlusⅡ 的PCM30 /32路系統(tǒng)仿真

摘要：PCM是將模擬信號變換成數(shù)字信號的常用方法。為了研究PCM30/32路系統(tǒng)的發(fā)端時序與幀結(jié)構(gòu)，采用Max+PlusⅡ設(shè)計出了該系統(tǒng)的電路圖，并在Max+PlusⅡ中對該電路進行了仿真。仿真結(jié)果表明，PCM30/32

發(fā)表于：3/14/2011

基于FPGA 與VHDL 的微型打印機的驅(qū)動設(shè)計

摘要：為了取代傳統(tǒng)利用單片機驅(qū)動微型打印機，使用Altera公司的FPGA芯片EP3C25Q240C8N設(shè)計驅(qū)動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VHDL實現(xiàn)對微型打印機的時序控

發(fā)表于：3/14/2011

基于FPGA的視頻格式轉(zhuǎn)換系統(tǒng)設(shè)計

摘要:針對電視制式PAL/NTSC信號輸出VGA顯示格式的解決辦法，詳細講述了基于FPGA視頻格式轉(zhuǎn)換系統(tǒng)的設(shè)計實現(xiàn)。采用CycloneⅢ系列的EP3C1*84C6作為核心處理器件，實現(xiàn)了NTSC/PAL制式視頻的解碼、色空間轉(zhuǎn)換(

發(fā)表于：3/14/2011

基于SoPC的參數(shù)化TFT-LCD控制器IP核設(shè)計

SoPCBuilder是Altera公司實現(xiàn)SoPC概念的一款工具軟件，使得用戶可以通過自定義邏輯的方法方便地開發(fā)基于NiosⅡ的SoPC系統(tǒng)。So-PCBuilder集成在EDA工具QuartusⅡ中，提供NiosⅡ處理器及一些常用外設(shè)接口，用于組建一個在模塊級和組件級定義的系統(tǒng)，能夠自動生成片上總線和總線仲裁器等所需的邏輯?；赟oPC的設(shè)計在很大程度上依賴于利用集成電路IP(intellectualproperty)。集成電路IP是指經(jīng)過預(yù)先設(shè)計、預(yù)先驗證、符合產(chǎn)業(yè)界普遍認同的設(shè)計規(guī)范和設(shè)計標(biāo)準(zhǔn)，具有相對獨立，并可以重復(fù)利用的電路模塊或子系統(tǒng)。本文中提出一種基于SoPC的參數(shù)化TFT-LCD控制器IP核設(shè)計，用硬件描述語言實現(xiàn)控制器的邏輯功能，這種參數(shù)化的組件設(shè)計具有很強的通用性和兼容性。1通用冊LCD控制器總體設(shè)計在嵌入式系統(tǒng)中，LCD控制器是非常重要的片上外圍設(shè)備，處理器通過LCD控制器來完成對顯示驅(qū)動器的控制，最終實現(xiàn)LCD屏的點亮操作。由于LCD顯示驅(qū)動器只是一個被動系統(tǒng)，還需要有控制電路提供驅(qū)動系統(tǒng)所必須的掃描時序信號和顯示數(shù)據(jù)。處理器通過對LCD控制器的操作，實現(xiàn)對LCD顯示掃描時序的設(shè)置和

發(fā)表于：3/12/2011