丝瓜视频污在线观看,国产又粗又猛又大爽视频,人人妻人人做人人爽

基于SOPC的SPWM脈沖發(fā)生器的實現(xiàn)

SOPC具有可靠性高、功耗低、保密性強、程序設(shè)計靈活等特點，在電子產(chǎn)品設(shè)計中得到廣泛的應(yīng)用。在系統(tǒng)中，利用數(shù)字化自然采樣法實現(xiàn)SPWM脈沖。文中利用DDS(直接數(shù)字式頻率合成器)技術(shù)，產(chǎn)生正弦調(diào)制波，然后與三角載波比較產(chǎn)生SPWM脈沖波。

發(fā)表于：2/28/2011

基于循環(huán)前綴的OFDM同步算法研究與FPGA實現(xiàn)

提出了一種基于循環(huán)前綴的符號同步算法。此算法在最大似然估計的基礎(chǔ)上加以改進(jìn)，簡化了符號同步中相關(guān)運算的判決方法，在保持同步效率的同時，極大地節(jié)約了硬件資源，使算法更易于硬件實現(xiàn)。改進(jìn)算法基于IEEE 802.11a的標(biāo)準(zhǔn)提出，通過Matlab仿真分析其性能，并在FPGA硬件平臺上實現(xiàn)，利用ChipScope觀測得到波形。實驗結(jié)果表明，電路系統(tǒng)工作可靠，滿足設(shè)計要求。

發(fā)表于：2/25/2011

基于SOPC的嵌入式數(shù)字音頻AGC系統(tǒng)的設(shè)計與實現(xiàn)

本設(shè)計采用SOPC技術(shù)，利用FPGA實現(xiàn)SDI接口邏輯，移植μC／OS-Ⅱ?qū)崟r操作系統(tǒng)為嵌入式應(yīng)用軟件運行平臺，可以實現(xiàn)與廣電設(shè)備的無縫接合。通過設(shè)計采用一種適于實時性的多參數(shù)融合的AGC算法對數(shù)字音頻信號進(jìn)行AGC處理，實現(xiàn)了具有抑制一定噪聲能力的嵌入式數(shù)字音頻AGC系統(tǒng)。測試表明該系統(tǒng)達(dá)到設(shè)計預(yù)期目標(biāo)，改善了傳統(tǒng)音頻AGC處理中的一些缺陷，輸出音頻穩(wěn)定平衡，完全滿足實際需要，可廣泛應(yīng)用在數(shù)字演播室中的數(shù)字音頻實時AGC處理上。

發(fā)表于：2/25/2011

Lattice獨辟蹊徑，收獲頗豐

2010年，Lattice的總收入為2.978億美元，比2009年增加了1億美元。值得一提的是，在2009年，Lattice是唯一收入增長的公司。在Lattice的三大產(chǎn)品（中端FPGA，低密度PLD以及混合信號產(chǎn)品）中，低密度PLD占Lattice總收入的65%，其增長也是最快的，中端FPGA占25%~30%，混合信號產(chǎn)品占了5%。

發(fā)表于：2/24/2011

適用于LatticeECP3 FPGA系列的HDR攝像機開發(fā)套件和評估參考設(shè)計

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日發(fā)布了萊迪思HDR-60攝像機開發(fā)套件，這是一款基于LatticeECP3? FPGA系列可量產(chǎn)的高清（HD）攝像機開發(fā)系統(tǒng)。預(yù)載入了萊迪思合作伙伴Helion GmbH帶有即插即用的評估版圖像信號處理（ISP）流水線的IP核，該開發(fā)套件開箱即可使用。該IP可實現(xiàn)每秒60幀的1080p，帶有2D降噪和高動態(tài)范圍（HDR）。開發(fā)套件外形大小符合市售攝像機外殼尺寸并能夠同時支持兩個傳感器，開發(fā)套件可實現(xiàn)快速評估和高清HDR攝像機樣機的設(shè)計，適用于安防、交通控制、視頻會議和汽車應(yīng)用。所有購買的客戶可免費獲得原理圖和布線文件，有助于進(jìn)一步加快產(chǎn)品上市時間。萊迪思HDR-60攝像機開發(fā)套件的售價為399美元。

發(fā)表于：2/24/2011

基于CPLD的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計

摘要：隨著數(shù)字化生活的到來，數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來越顯著。模擬信號和數(shù)字信號之間的轉(zhuǎn)換已成為計算機控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng)，以可編程邏輯器件實現(xiàn)的數(shù)據(jù)采集系統(tǒng)具有時鐘頻率高，內(nèi)部延時小，速度快，效率高，組成形式靈活等特點。

發(fā)表于：2/24/2011

基于FPGA 的嵌入式塊SRAM 的設(shè)計

文章中提出了一種應(yīng)用于FPGA的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進(jìn)行清零，且編程后為兩端口獨立的雙端存儲器。當(dāng)與FPGA其他邏輯塊編程連接時，能實現(xiàn)FIFO等功能。

發(fā)表于：2/24/2011

基于FPGA的電子穩(wěn)像系統(tǒng)的設(shè)計

電子攝像系統(tǒng)已廣泛應(yīng)用于軍用及民用測繪系統(tǒng)中，但是效果受到其載體不同時刻姿態(tài)變化或震動的影響。當(dāng)工作環(huán)境比較惡劣，尤其是在航空或野外操作時，支撐攝像機平臺的震動會引起圖像畫面的抖動，令觀察者視覺疲勞，從面產(chǎn)生漏警和虛警。所以在運行中，如何穩(wěn)像成為十分重要的問題，特別是在長焦距、高分辨力的監(jiān)視跟蹤系統(tǒng)中更加突出。具璞蒿、實性性強、體積小巧等特點，得到更廣泛的應(yīng)用。

發(fā)表于：2/24/2011

CPLD在發(fā)射機控制保護(hù)系統(tǒng)中的應(yīng)用

新技術(shù)的發(fā)展使發(fā)射機控制保護(hù)電路的技術(shù)不斷進(jìn)步，CPLD在實現(xiàn)控制保護(hù)電路功能方面有其獨到的優(yōu)勢，在國外這種模塊化的控制保護(hù)電路已經(jīng)很普遍，跟上國際先進(jìn)技術(shù)應(yīng)是我們努力的方向。

發(fā)表于：2/24/2011

基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)

CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅(qū)動、內(nèi)含ROM或FLASH(部分支持在系統(tǒng)編程)、可加密、低電壓、低功耗以及支持混合編程技術(shù)等突出特點。而且CPLD的邏輯單元功能強大，一般的邏輯在單元內(nèi)均可實現(xiàn)，因而其互連關(guān)系簡單，電路的延時就是單元本身和集總總線的延時(通常在數(shù)納秒至十?dāng)?shù)納秒)，并且可以預(yù)測。所以CPLD比較適合于邏輯復(fù)雜、輸入變量多但對觸發(fā)器的需求量相對較少的邏輯型系統(tǒng)。MAX7000系列產(chǎn)品與高速數(shù)據(jù)采集系統(tǒng)的要求相符，十分適合于高速設(shè)計。由MAX7000系列CPLD設(shè)計的高速數(shù)據(jù)采集系統(tǒng)已經(jīng)應(yīng)用在電力系統(tǒng)某精確故障定位系統(tǒng)中。1高速數(shù)據(jù)采集系統(tǒng)的硬件結(jié)構(gòu)對于一般的高速數(shù)據(jù)采集系統(tǒng)而言，除了采用高速的A/D轉(zhuǎn)換器、高速存儲器等高速器件之外，還要解決如何高速尋址、如何控制總線邏輯、如何進(jìn)行高速存儲以及如何方便地與PC機交換數(shù)據(jù)等問題。這些問題都是設(shè)計一個高速數(shù)據(jù)采集系統(tǒng)所要共同面對的問題。兼顧這些共性問題，筆者設(shè)計了一套以精確故障定位為目的的高速數(shù)據(jù)采集系統(tǒng)。

發(fā)表于：2/24/2011