一级黄片视频a爱视频在线,夜夜欢天天干

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

超高速數(shù)據(jù)采集系統(tǒng)設(shè)計與優(yōu)化策略研究

為滿足雷達(dá)信號高速采集實時存儲的需求，設(shè)計了一個12 bit、200 MS/s的高速采集存儲系統(tǒng)。基于CPCI總線解決高速數(shù)據(jù)傳輸?shù)男枨?，并利用雷達(dá)信號的特點，提出了采樣時間窗的概念，有效降低了采集數(shù)據(jù)量和數(shù)據(jù)傳輸壓力。設(shè)計了一種二級緩存機制以提高DMA傳輸效率，并通過數(shù)據(jù)格式的組合來匹配總線寬度，提高CPCI總線帶寬利用率。采用千兆以太網(wǎng)磁盤陣列，解決了海量數(shù)據(jù)的高速存儲問題。系統(tǒng)最終實現(xiàn)的采樣速率是200 MS/s，量化精度12 bit，連續(xù)采集。

發(fā)表于：2/28/2011

FPGA電路動態(tài)老化技術(shù)研究

1引言FPGA是現(xiàn)場可編程門陣列（FieldProgrammingGateArray）的縮寫，用戶可以編寫程序?qū)PGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實現(xiàn)芯片的邏輯功能。近年來，F(xiàn)PGA芯片以其大規(guī)模、高集成度、高可靠性、投資

發(fā)表于：2/28/2011

基于可重構(gòu)的可信SOPC平臺的WSN安全系統(tǒng)

　針對無線傳感器網(wǎng)絡(luò)存在的上述安全問題，本系統(tǒng)在Xilinx的開發(fā)板上，首先利用無線模塊組成一個無線傳感器網(wǎng)絡(luò)，并基于SPINS協(xié)議框架實現(xiàn)了網(wǎng)絡(luò)內(nèi)的密鑰管理，在系統(tǒng)內(nèi)部的安全模塊內(nèi)實現(xiàn)了RC5,MD5等算法，保證網(wǎng)絡(luò)的通信安全;其次為了保證傳感器網(wǎng)絡(luò)中節(jié)點本身的安全可信，增加了防篡改檢測電路，從硬件級保證節(jié)點的安全性和完整性;最后針對于WSN網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)易變的特點，利用基于FPGA的可重構(gòu)計算技術(shù)，使得網(wǎng)絡(luò)內(nèi)的某些節(jié)點在需要時可以發(fā)生重構(gòu)，代替失效的基站繼續(xù)工作，從而保證整個網(wǎng)絡(luò)安全可靠地運行。

發(fā)表于：2/28/2011

基于FPGA的多級小波逆變換實時系統(tǒng)設(shè)計

針對JPEG2000解碼系統(tǒng)中核心處理模塊——離散小波逆變換(IDWT)，采用提升小波算法，提出了一種雙路并行的實現(xiàn)結(jié)構(gòu)，并基于Xilinx公司低功耗的xc2v3000-4-fg676芯片進(jìn)行布局布線仿真驗證表明，該方案是一種高速、實時的硬件解決方案，能較好地解決JPEG200 0解碼系統(tǒng)中對于小波逆變換實時處理的瓶頸。

發(fā)表于：2/28/2011

基于SOPC的SPWM脈沖發(fā)生器的實現(xiàn)

SOPC具有可靠性高、功耗低、保密性強、程序設(shè)計靈活等特點，在電子產(chǎn)品設(shè)計中得到廣泛的應(yīng)用。在系統(tǒng)中，利用數(shù)字化自然采樣法實現(xiàn)SPWM脈沖。文中利用DDS(直接數(shù)字式頻率合成器)技術(shù)，產(chǎn)生正弦調(diào)制波，然后與三角載波比較產(chǎn)生SPWM脈沖波。

發(fā)表于：2/28/2011

基于循環(huán)前綴的OFDM同步算法研究與FPGA實現(xiàn)

提出了一種基于循環(huán)前綴的符號同步算法。此算法在最大似然估計的基礎(chǔ)上加以改進(jìn)，簡化了符號同步中相關(guān)運算的判決方法，在保持同步效率的同時，極大地節(jié)約了硬件資源，使算法更易于硬件實現(xiàn)。改進(jìn)算法基于IEEE 802.11a的標(biāo)準(zhǔn)提出，通過Matlab仿真分析其性能，并在FPGA硬件平臺上實現(xiàn)，利用ChipScope觀測得到波形。實驗結(jié)果表明，電路系統(tǒng)工作可靠，滿足設(shè)計要求。

發(fā)表于：2/25/2011

基于SOPC的嵌入式數(shù)字音頻AGC系統(tǒng)的設(shè)計與實現(xiàn)

本設(shè)計采用SOPC技術(shù)，利用FPGA實現(xiàn)SDI接口邏輯，移植μC／OS-Ⅱ?qū)崟r操作系統(tǒng)為嵌入式應(yīng)用軟件運行平臺，可以實現(xiàn)與廣電設(shè)備的無縫接合。通過設(shè)計采用一種適于實時性的多參數(shù)融合的AGC算法對數(shù)字音頻信號進(jìn)行AGC處理，實現(xiàn)了具有抑制一定噪聲能力的嵌入式數(shù)字音頻AGC系統(tǒng)。測試表明該系統(tǒng)達(dá)到設(shè)計預(yù)期目標(biāo)，改善了傳統(tǒng)音頻AGC處理中的一些缺陷，輸出音頻穩(wěn)定平衡，完全滿足實際需要，可廣泛應(yīng)用在數(shù)字演播室中的數(shù)字音頻實時AGC處理上。

發(fā)表于：2/25/2011

Lattice獨辟蹊徑，收獲頗豐

2010年，Lattice的總收入為2.978億美元，比2009年增加了1億美元。值得一提的是，在2009年，Lattice是唯一收入增長的公司。在Lattice的三大產(chǎn)品（中端FPGA，低密度PLD以及混合信號產(chǎn)品）中，低密度PLD占Lattice總收入的65%，其增長也是最快的，中端FPGA占25%~30%，混合信號產(chǎn)品占了5%。

發(fā)表于：2/24/2011

適用于LatticeECP3 FPGA系列的HDR攝像機開發(fā)套件和評估參考設(shè)計

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日發(fā)布了萊迪思HDR-60攝像機開發(fā)套件，這是一款基于LatticeECP3? FPGA系列可量產(chǎn)的高清（HD）攝像機開發(fā)系統(tǒng)。預(yù)載入了萊迪思合作伙伴Helion GmbH帶有即插即用的評估版圖像信號處理（ISP）流水線的IP核，該開發(fā)套件開箱即可使用。該IP可實現(xiàn)每秒60幀的1080p，帶有2D降噪和高動態(tài)范圍（HDR）。開發(fā)套件外形大小符合市售攝像機外殼尺寸并能夠同時支持兩個傳感器，開發(fā)套件可實現(xiàn)快速評估和高清HDR攝像機樣機的設(shè)計，適用于安防、交通控制、視頻會議和汽車應(yīng)用。所有購買的客戶可免費獲得原理圖和布線文件，有助于進(jìn)一步加快產(chǎn)品上市時間。萊迪思HDR-60攝像機開發(fā)套件的售價為399美元。

發(fā)表于：2/24/2011

基于CPLD的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計

摘要：隨著數(shù)字化生活的到來，數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來越顯著。模擬信號和數(shù)字信號之間的轉(zhuǎn)換已成為計算機控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng)，以可編程邏輯器件實現(xiàn)的數(shù)據(jù)采集系統(tǒng)具有時鐘頻率高，內(nèi)部延時小，速度快，效率高，組成形式靈活等特點。

發(fā)表于：2/24/2011