頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 如何在POWERPCB中隱藏一部分PIN腳 由于一些板，尤其是U盤等面積很小的板，F(xiàn)LASH中只使用了為數(shù)不多的幾個(gè)PIN，為了可以讓其它PIN下面可以走線，增加GND網(wǎng)絡(luò)的面積，所以實(shí)際操作中要隱藏一些PIN。這需要如何操作呢？ 發(fā)表于：2/23/2011 2011 FPGA行業(yè)誰(shuí)最給力？ 2010已成為歷史。Altera和Xilinx都宣布在2011年第一季度推出28nm FPGA，Archronix宣布在2011年第四季度推出22nm FPGA。也許，2011年末甚至2012年，Xilinx與Altera的28nm產(chǎn)品面對(duì)的是整整領(lǐng)先自己一代的Achronix 22nm產(chǎn)品，兩家也只有盡快推出穩(wěn)定的28nm產(chǎn)品，才能奪得市場(chǎng)先機(jī)。2011年，究竟誰(shuí)最給力，讓我們拭目以待！ 發(fā)表于：2/21/2011 基于FPGA和DDS的壓電陶瓷驅(qū)動(dòng)器驅(qū)動(dòng)電源設(shè)計(jì) 針對(duì)壓電驅(qū)動(dòng)微動(dòng)平臺(tái)開發(fā)了一種快響應(yīng)動(dòng)態(tài)電源。以FPGA內(nèi)建DDS作為驅(qū)動(dòng)電源控制器及信號(hào)發(fā)生器，基于集成高壓運(yùn)放設(shè)計(jì)了帶補(bǔ)償校正網(wǎng)絡(luò)的橋式功率放大器，并進(jìn)行了理論分析、仿真與實(shí)驗(yàn)研究。測(cè)試結(jié)果表明，該設(shè)計(jì)滿足了精密定位系統(tǒng)穩(wěn)定性、快速性及高精密的驅(qū)動(dòng)要求。 發(fā)表于：2/21/2011 基于FPGA的信號(hào)小波實(shí)時(shí)處理方法 根據(jù)小波去噪的原理及特點(diǎn)，提出了用 FPGA實(shí)現(xiàn)小波實(shí)時(shí)信號(hào)處理的方法。實(shí)驗(yàn)結(jié)果證明采用FPGA實(shí)現(xiàn)小波信號(hào)處理能在低信噪比的情況下有效去除噪聲，同時(shí)能夠滿足信號(hào)處理系統(tǒng)的實(shí)時(shí)性要求。 發(fā)表于：2/21/2011 星載FPGA混合時(shí)鐘域設(shè)計(jì) 設(shè)計(jì)了以XC2V3000為核心處理芯片的星載FPGA系統(tǒng)的涵蓋高速、中速、低速和甚低速的混合時(shí)鐘域，對(duì)混合時(shí)鐘域可靠性設(shè)計(jì)中的關(guān)鍵問題，如資源降額、時(shí)序冗余、布局布線等，做了深入研究，提出了基于全局時(shí)鐘網(wǎng)絡(luò)、時(shí)鐘鑒相、FIFO緩沖的多時(shí)鐘同步設(shè)計(jì)解決方案，并在實(shí)際工程中驗(yàn)證了方案的可行性和可靠性。 發(fā)表于：2/21/2011 適合便攜應(yīng)用的集成EMI濾波及ESD保護(hù)方案 如今的手機(jī)等便攜設(shè)備的尺寸日趨小巧纖薄，同時(shí)又在集成越來(lái)越多的新功能或新特性，如大尺寸顯示屏、高分辨率相機(jī)模塊、高速數(shù)據(jù)接口、互聯(lián)網(wǎng)接入、電視接收等，讓便攜設(shè)備的數(shù)據(jù)率及時(shí)鐘頻率越來(lái)越高。 發(fā)表于：2/21/2011 一種基于PLL的測(cè)試測(cè)量時(shí)鐘恢復(fù)方案 不管是放到測(cè)試設(shè)置中，還是作為被測(cè)設(shè)備的一部分，時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于... 發(fā)表于：2/21/2011 基于FPGA的智能營(yíng)區(qū)防沖擊系統(tǒng)設(shè)計(jì) 摘要：為提高安防措施，延緩不法分子動(dòng)作，確保營(yíng)區(qū)安全，提出一種營(yíng)區(qū)智能防沖擊系統(tǒng)解決方案。該方案以移動(dòng)物體的外形形狀、車牌信息、車輛速度為輸入特征，采用虛擬線圈感應(yīng)、車牌識(shí)別、車輛測(cè)速、系統(tǒng)控制等方法 發(fā)表于：2/20/2011 基于FPGA的多DSP紅外實(shí)時(shí)圖像處理系統(tǒng) 多處理器系統(tǒng)已廣泛應(yīng)用于高速信號(hào)處理領(lǐng)域，為提高系統(tǒng)性能，更好地發(fā)揮多處理器優(yōu)勢(shì)，介紹采用基于FPGA的多DSF架構(gòu)。利用FPGA作為數(shù)據(jù)調(diào)度核心，將處理器從繁雜的數(shù)據(jù)通信工作中解放出來(lái)，充分發(fā)揮了多處理器的并行工作能力，增強(qiáng)了系統(tǒng)的重構(gòu)和拓展性。該系統(tǒng)已應(yīng)用于工程實(shí)踐中，以一塊高密度電路板實(shí)現(xiàn)了從數(shù)據(jù)采集到圖像校正、圖像處理，以及圖像顯示的整個(gè)流程，能夠滿足對(duì)處理時(shí)間要求較高、較為復(fù)雜的圖像處理算法的要求。 發(fā)表于：2/20/2011 基于MicroBlaze軟核的液晶驅(qū)動(dòng)程序設(shè)計(jì) MicroBlaze采用功能強(qiáng)大的32位流水線結(jié)構(gòu)，包含32個(gè)32位通用寄存器和1個(gè)可選的32位移位器，時(shí)鐘頻率可達(dá)150MHz；在Virrex一4FPGA上運(yùn)行速率高達(dá)120DMIPS，僅占用Virtex—IIProFPGA中的950個(gè)邏輯單元。 發(fā)表于：2/20/2011 ?…426427428429430431432433434435…?
