基于SOPC的多功能車輛息線控制器設(shè)計(jì)

簡(jiǎn)要介紹傳統(tǒng)的MVB通信控制器芯片MVBC的結(jié)構(gòu)及功能；通過(guò)深入研究MVB底層通信協(xié)議，設(shè)計(jì)出符合IEC-61375標(biāo)準(zhǔn)用于網(wǎng)絡(luò)連接的MVB總線訪問(wèn)IP(Intellectual Property)核；基于SOPC的設(shè)計(jì)思想。利用SOPC Builder在一片F(xiàn)PGA上集成了32位NiosII軟核處理器和MVB總線訪問(wèn)IP核，以及一些必需的外圍組件，并給出MVB控制器的設(shè)計(jì)實(shí)現(xiàn)方案。

發(fā)表于：1/26/2011

整合導(dǎo)致領(lǐng)先半導(dǎo)體代工廠商數(shù)量減少

據(jù)IHSiSuppli公司，到2011年末，可能只有三家代工廠商能夠提供大批量、領(lǐng)先的半導(dǎo)體制造服務(wù)：臺(tái)積電、GlobalFoundriesInc.和三星電子。其它幾家晶圓代工廠商，包括聯(lián)電和中芯國(guó)際，將能夠提供接近領(lǐng)先水平的大批量制造服務(wù)，但上述三大代工廠商將是主力。

發(fā)表于：1/26/2011

基于AVS標(biāo)準(zhǔn)的熵解碼器設(shè)計(jì)

闡述了我國(guó)擁有自主知識(shí)產(chǎn)權(quán)的音視頻編碼技術(shù)標(biāo)準(zhǔn)——AVS標(biāo)準(zhǔn)的熵解碼算法,介紹了基于AVS標(biāo)準(zhǔn)的熵解碼器的設(shè)計(jì)。根據(jù)碼流的特點(diǎn)劃分硬件模塊，采用筒形移位器結(jié)構(gòu)提高解碼并行性,應(yīng)用Verilog硬件描述語(yǔ)言、EDA軟件ModelSim仿真、QuartusII軟件綜合,并通過(guò)了Altera公司的Cyclone系列FPGA芯片的下載驗(yàn)證，證明該設(shè)計(jì)能夠?qū)崿F(xiàn)AVS碼流的實(shí)時(shí)解碼功能。

發(fā)表于：1/24/2011

IP 分享 | 基于DE2 DS18B20定制IP設(shè)計(jì)

發(fā)表于：1/21/2011

自動(dòng)售貨機(jī)控制模塊VHDL程序設(shè)計(jì)及FPGA實(shí)現(xiàn)

近年來(lái),隨著集成電路技術(shù)的迅猛發(fā)展,特別是可編程邏輯器件的高速發(fā)展, EDA（Electronic Design Automation,電子設(shè)計(jì)自動(dòng)化）技術(shù)成為電子設(shè)計(jì)工程師的新寵。EDA技術(shù)以計(jì)算機(jī)為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。電路設(shè)計(jì)者只需要完成對(duì)系統(tǒng)功能的描述,就可以由計(jì)算機(jī)軟件進(jìn)行系統(tǒng)處理,最后得到設(shè)計(jì)結(jié)果,并且修改設(shè)計(jì)方案如同修改軟件一樣方便。利用EDA工具可以極大地提高設(shè)計(jì)效率。.

發(fā)表于：1/21/2011

用CPLD實(shí)現(xiàn)DSP2407A與S3C4480的通信

在現(xiàn)代汽車電子中，一般有多個(gè)微控制器共同協(xié)調(diào)工作。DSP控制器采用哈佛結(jié)構(gòu)，運(yùn)算速度快，所以在汽車電子中廣泛采用DSP芯片來(lái)實(shí)現(xiàn)汽車動(dòng)力系統(tǒng)的控制。ARM是一種32位微控制器，有豐富的外擴(kuò)接口，因此在汽車電子中一般用ARM來(lái)實(shí)現(xiàn)大容最的數(shù)據(jù)存儲(chǔ)和人機(jī)交互或GPS全球定位系統(tǒng)，故在DSP和ARM之間需要進(jìn)行數(shù)據(jù)交換。

發(fā)表于：1/21/2011

基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA+DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要:針對(duì)圖像處理系統(tǒng)計(jì)算量大、實(shí)時(shí)性高和體積小的要求，研制了一種以DSP為主處理器FPGA為輔處理器的高性能實(shí)時(shí)圖像處理系統(tǒng)。利用這兩種芯片的各自特點(diǎn)，將算法分成兩部分分別交由FPGA和DSP處理，大大提高

發(fā)表于：1/21/2011

FPGA末日來(lái)臨？多核處理器便可取代之

由于GPU起初主要負(fù)責(zé)圖形繪制，因此，其尤其善于處理單精度（SP）及（某種情況下）雙精度（DP）浮點(diǎn)（FP）運(yùn)算。Tilera的TILE設(shè)備當(dāng)前不支持硬件FP運(yùn)算，但要求進(jìn)行軟件模擬，且性能代價(jià)高昂。一般而言，F(xiàn)PGA亦是如此，設(shè)備通過(guò)利用多種資源來(lái)處理FP運(yùn)算問(wèn)題。達(dá)到可接受性能要求IP區(qū)塊需消耗多個(gè)門并要求深流水線技術(shù)。例如：當(dāng)前Tesla級(jí)GPU每秒最高可執(zhí)行1012次浮點(diǎn)運(yùn)算或1TFLOPS，而Xilinx Virtex-6設(shè)備則為150 GFLOPS。

發(fā)表于：1/21/2011

IC業(yè)期待新政細(xì)則出臺(tái) 推動(dòng)集成電路發(fā)展

1月12日，國(guó)務(wù)院總理溫家寶主持召開(kāi)國(guó)務(wù)院常務(wù)會(huì)議，研究部署進(jìn)一步鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的政策措施。為鼓勵(lì)軟件和集成電路產(chǎn)業(yè)發(fā)展，會(huì)議確定了6項(xiàng)政策措施。預(yù)計(jì)在未來(lái)兩個(gè)季度中，相關(guān)實(shí)施細(xì)則將會(huì)出臺(tái)，之后地方政策也將陸續(xù)制定完畢。這樣，在今年內(nèi)，軟件和集成電路行業(yè)將執(zhí)行新的行業(yè)扶植政策。

發(fā)表于：1/20/2011

基于FPGA的高階QAM調(diào)制器的分析與設(shè)計(jì)

本文首先介紹了MQAM調(diào)制解調(diào)的基本原理，然后以64QAM為例，介紹了一種全數(shù)字實(shí)現(xiàn)的調(diào)制系統(tǒng)結(jié)構(gòu)方案，并給出了解調(diào)器的具體FPGA實(shí)現(xiàn)方法及關(guān)鍵技術(shù)。

發(fā)表于：1/20/2011