頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于DSP和CPLD的空間瞬態(tài)光輻射信號實時探測研究 探測系統(tǒng)對輸入的空間瞬態(tài)光輻射信號進行實時識別處理，反演估算出空間瞬態(tài)信號能量大小并報告發(fā)生時刻。采用dsp+cpld的數(shù)字處理方案，利用dsp的高速數(shù)字信號處理特性及cold的復雜邏輯可編程特性，可實現(xiàn)對瞬態(tài)信號的實時識別和處理。其中用cpld實現(xiàn)a/d變速率采樣，解決了嵌入式系統(tǒng)線路板面積有限與實時處理需要大容量存儲空間的矛盾。 發(fā)表于：1/26/2011 基于SoPC的自感知運動圖像采集系統(tǒng)設(shè)計 在此提出一種基于SoPC技術(shù)的圖像檢測、采集和儲存的一體化單芯片控制新型系統(tǒng)集成方案，并實現(xiàn)了原型系統(tǒng)，該系統(tǒng)的主要特點是處理速度快、功耗低、穩(wěn)定可靠。 該設(shè)計可以在進一步工作中移植嵌入式操作系統(tǒng)μCLinux，以實現(xiàn)復雜的多任務(wù)操作。因此該設(shè)計既可作為獨立的解決方案應(yīng)用于便攜式原位觀測系統(tǒng)中，同時以其良好的擴展性，也可作為一個子系統(tǒng)應(yīng)用于大型圖像處理系統(tǒng)的前端部分。 發(fā)表于：1/26/2011 FPGA與DSl8820型溫度傳感器通信的實現(xiàn) 暫存寄存器有9個字節(jié),包含溫度測量結(jié)果、溫度報警寄存器、CRC校驗碼等內(nèi)容。文中不用溫度報警功能,因此在本 ... 發(fā)表于：1/26/2011 FPGA在多制式視頻轉(zhuǎn)換系統(tǒng)中的應(yīng)用 本文介紹了基于單片機+ FPGA 的視頻制式的轉(zhuǎn)換系統(tǒng), 利用單片機方便的嵌入性及靈活的可編程性, 再結(jié)合FPGA 強大的邏輯控制功能很好地克服了這些弊端, 實現(xiàn)了實時、高質(zhì)量的視頻圖像轉(zhuǎn)換, 同時, 可以方便地改變系統(tǒng)參數(shù), 實現(xiàn)一機多用。 發(fā)表于：1/26/2011 基于SOPC的列車環(huán)境異物入侵監(jiān)測系統(tǒng)研究 摘要：研究一種基于SOPC技術(shù)的列車分布式環(huán)境異物入侵監(jiān)測系統(tǒng)，系統(tǒng)將視頻數(shù)據(jù)的采集、處理與傳輸集成到單片F(xiàn)PGA上，采集和處理部分用硬件描述語言編寫成硬件模塊，作為外設(shè)掛到NiosⅡ系統(tǒng)中，傳輸部分采用以太網(wǎng)接 發(fā)表于：1/26/2011 基于SOPC的多功能車輛息線控制器設(shè)計 簡要介紹傳統(tǒng)的MVB通信控制器芯片MVBC的結(jié)構(gòu)及功能；通過深入研究MVB底層通信協(xié)議，設(shè)計出符合IEC-61375標準用于網(wǎng)絡(luò)連接的MVB總線訪問IP(Intellectual Property)核；基于SOPC的設(shè)計思想。利用SOPC Builder在一片F(xiàn)PGA上集成了32位NiosII軟核處理器和MVB總線訪問IP核，以及一些必需的外圍組件，并給出MVB控制器的設(shè)計實現(xiàn)方案。 發(fā)表于：1/26/2011 整合導致領(lǐng)先半導體代工廠商數(shù)量減少 據(jù)IHSiSuppli公司，到2011年末，可能只有三家代工廠商能夠提供大批量、領(lǐng)先的半導體制造服務(wù)：臺積電、GlobalFoundriesInc.和三星電子。其它幾家晶圓代工廠商，包括聯(lián)電和中芯國際，將能夠提供接近領(lǐng)先水平的大批量制造服務(wù)，但上述三大代工廠商將是主力。 發(fā)表于：1/26/2011 基于AVS標準的熵解碼器設(shè)計 闡述了我國擁有自主知識產(chǎn)權(quán)的音視頻編碼技術(shù)標準——AVS標準的熵解碼算法,介紹了基于AVS標準的熵解碼器的設(shè)計。根據(jù)碼流的特點劃分硬件模塊，采用筒形移位器結(jié)構(gòu)提高解碼并行性,應(yīng)用Verilog硬件描述語言、EDA軟件ModelSim仿真、QuartusII軟件綜合,并通過了Altera公司的Cyclone系列FPGA芯片的下載驗證，證明該設(shè)計能夠?qū)崿F(xiàn)AVS碼流的實時解碼功能。 發(fā)表于：1/24/2011 IP 分享 | 基于DE2 DS18B20定制IP設(shè)計 發(fā)表于：1/21/2011 自動售貨機控制模塊VHDL程序設(shè)計及FPGA實現(xiàn) 近年來,隨著集成電路技術(shù)的迅猛發(fā)展,特別是可編程邏輯器件的高速發(fā)展, EDA（Electronic Design Automation,電子設(shè)計自動化）技術(shù)成為電子設(shè)計工程師的新寵。EDA技術(shù)以計算機為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計仿真等工作。電路設(shè)計者只需要完成對系統(tǒng)功能的描述,就可以由計算機軟件進行系統(tǒng)處理,最后得到設(shè)計結(jié)果,并且修改設(shè)計方案如同修改軟件一樣方便。利用EDA工具可以極大地提高設(shè)計效率。. 發(fā)表于：1/21/2011 ?…431432433434435436437438439440…?
