免费无码又爽又刺激高潮久久,无码人妻aⅴ一区二区三区水密桃

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

用CPLD實(shí)現(xiàn)DSP2407A與S3C4480的通信

在現(xiàn)代汽車電子中，一般有多個(gè)微控制器共同協(xié)調(diào)工作。DSP控制器采用哈佛結(jié)構(gòu)，運(yùn)算速度快，所以在汽車電子中廣泛采用DSP芯片來實(shí)現(xiàn)汽車動(dòng)力系統(tǒng)的控制。ARM是一種32位微控制器，有豐富的外擴(kuò)接口，因此在汽車電子中一般用ARM來實(shí)現(xiàn)大容最的數(shù)據(jù)存儲(chǔ)和人機(jī)交互或GPS全球定位系統(tǒng)，故在DSP和ARM之間需要進(jìn)行數(shù)據(jù)交換。

發(fā)表于：1/21/2011

基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA+DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要:針對(duì)圖像處理系統(tǒng)計(jì)算量大、實(shí)時(shí)性高和體積小的要求，研制了一種以DSP為主處理器FPGA為輔處理器的高性能實(shí)時(shí)圖像處理系統(tǒng)。利用這兩種芯片的各自特點(diǎn)，將算法分成兩部分分別交由FPGA和DSP處理，大大提高

發(fā)表于：1/21/2011

FPGA末日來臨？多核處理器便可取代之

由于GPU起初主要負(fù)責(zé)圖形繪制，因此，其尤其善于處理單精度（SP）及（某種情況下）雙精度（DP）浮點(diǎn)（FP）運(yùn)算。Tilera的TILE設(shè)備當(dāng)前不支持硬件FP運(yùn)算，但要求進(jìn)行軟件模擬，且性能代價(jià)高昂。一般而言，F(xiàn)PGA亦是如此，設(shè)備通過利用多種資源來處理FP運(yùn)算問題。達(dá)到可接受性能要求IP區(qū)塊需消耗多個(gè)門并要求深流水線技術(shù)。例如：當(dāng)前Tesla級(jí)GPU每秒最高可執(zhí)行1012次浮點(diǎn)運(yùn)算或1TFLOPS，而Xilinx Virtex-6設(shè)備則為150 GFLOPS。

發(fā)表于：1/21/2011

IC業(yè)期待新政細(xì)則出臺(tái) 推動(dòng)集成電路發(fā)展

1月12日，國(guó)務(wù)院總理溫家寶主持召開國(guó)務(wù)院常務(wù)會(huì)議，研究部署進(jìn)一步鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的政策措施。為鼓勵(lì)軟件和集成電路產(chǎn)業(yè)發(fā)展，會(huì)議確定了6項(xiàng)政策措施。預(yù)計(jì)在未來兩個(gè)季度中，相關(guān)實(shí)施細(xì)則將會(huì)出臺(tái)，之后地方政策也將陸續(xù)制定完畢。這樣，在今年內(nèi)，軟件和集成電路行業(yè)將執(zhí)行新的行業(yè)扶植政策。

發(fā)表于：1/20/2011

基于FPGA的高階QAM調(diào)制器的分析與設(shè)計(jì)

本文首先介紹了MQAM調(diào)制解調(diào)的基本原理，然后以64QAM為例，介紹了一種全數(shù)字實(shí)現(xiàn)的調(diào)制系統(tǒng)結(jié)構(gòu)方案，并給出了解調(diào)器的具體FPGA實(shí)現(xiàn)方法及關(guān)鍵技術(shù)。

發(fā)表于：1/20/2011

基于FPGA和USB 2.0的高速數(shù)據(jù)采集系統(tǒng)

基于FPGA和USB2．0的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)，采用計(jì)算機(jī)的USB接口作為數(shù)據(jù)傳輸接口。軟件設(shè)計(jì)工作包括MCU的固件程序設(shè)計(jì)、計(jì)算機(jī)上USB接口驅(qū)動(dòng)程序設(shè)計(jì)、計(jì)算機(jī)上應(yīng)用程序設(shè)計(jì)等幾部分。MCU在FPGA和計(jì)算機(jī)之間起橋梁的作用，既要對(duì)USB接口進(jìn)行控制，實(shí)現(xiàn)與計(jì)算機(jī)的通信，接受計(jì)算機(jī)的控制，又要對(duì)它與FPGA的接口進(jìn)行設(shè)置和控制，還會(huì)與FPGA進(jìn)行對(duì)話以實(shí)現(xiàn)對(duì)FPGA的工作模式進(jìn)行設(shè)置。

發(fā)表于：1/20/2011

基于FPGA的CCD相機(jī)時(shí)序發(fā)生器的設(shè)計(jì)

科學(xué)級(jí)CCD相機(jī)一般由高速CCD感光芯片、視頻信號(hào)處理器、時(shí)序控制器、時(shí)序發(fā)生器、時(shí)序驅(qū)動(dòng)器、外部光學(xué)成像系統(tǒng)等部分組成，其中時(shí)序發(fā)生器性能的優(yōu)劣直接決定了相機(jī)的品質(zhì)參數(shù)。

發(fā)表于：1/20/2011

基于C8051F和FPGA的單片機(jī)實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)

本系統(tǒng)是為單片機(jī)實(shí)踐教學(xué)而開發(fā)的，因此要求單片機(jī)的功能齊全，滿足教學(xué)中各種實(shí)驗(yàn)的要求。一般的實(shí)驗(yàn)板的功能有：模擬數(shù)字信號(hào)轉(zhuǎn)換實(shí)驗(yàn)、通信接口實(shí)驗(yàn)、存儲(chǔ)器實(shí)驗(yàn)、各種顯示實(shí)驗(yàn)，人機(jī)交互實(shí)驗(yàn)等等。除此之外，還要考慮由于是非商業(yè)性質(zhì)的開發(fā)，對(duì)一些功能的精度要求不是很高，在選擇最理想價(jià)格的同時(shí)，選擇盡可能多而全的片上資源，留待后期開發(fā)擴(kuò)充。

發(fā)表于：1/20/2011

針對(duì)FPGA的完全可配置嵌入式32位RISC處理器

針對(duì)FPGA的完全可配置嵌入式32位RISC處理器,使用嵌入式微處理器的FPGA設(shè)計(jì)不斷增長(zhǎng)。根據(jù)Dataquest的統(tǒng)計(jì)，一年大約啟動(dòng)10萬個(gè)FPGA設(shè)計(jì)項(xiàng)目，其中約30％包含某種形式的微處理器。形成這種趨勢(shì)有幾個(gè)方面的原因。首先，數(shù)據(jù)流應(yīng)用更適合可編程硬件，同時(shí)嵌入

發(fā)表于：1/20/2011

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)方案

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)方案,1引言在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會(huì)（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設(shè)計(jì)方案以FPGA為核心器件，制作

發(fā)表于：1/19/2011