頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于FPGA和DDS的压电陶瓷驱动器驱动电源设计 针对压电驱动微动平台开发了一种快响应动态电源。以FPGA内建DDS作为驱动电源控制器及信号发生器，基于集成高压运放设计了带补偿校正网络的桥式功率放大器，并进行了理论分析、仿真与实验研究。测试结果表明，该设计满足了精密定位系统稳定性、快速性及高精密的驱动要求。 發(fā)表于：2011/2/21 基于FPGA的信号小波实时处理方法 根据小波去噪的原理及特点，提出了用 FPGA实现小波实时信号处理的方法。实验结果证明采用FPGA实现小波信号处理能在低信噪比的情况下有效去除噪声，同时能够满足信号处理系统的实时性要求。 發(fā)表于：2011/2/21 星载FPGA混合时钟域设计 设计了以XC2V3000为核心处理芯片的星载FPGA系统的涵盖高速、中速、低速和甚低速的混合时钟域，对混合时钟域可靠性设计中的关键问题，如资源降额、时序冗余、布局布线等，做了深入研究，提出了基于全局时钟网络、时钟鉴相、FIFO缓冲的多时钟同步设计解决方案，并在实际工程中验证了方案的可行性和可靠性。 發(fā)表于：2011/2/21 适合便携应用的集成EMI滤波及ESD保护方案 如今的手机等便携设备的尺寸日趋小巧纤薄，同时又在集成越来越多的新功能或新特性，如大尺寸显示屏、高分辨率相机模块、高速数据接口、互联网接入、电视接收等，让便携设备的数据率及时钟频率越来越高。 發(fā)表于：2011/2/21 一种基于PLL的测试测量时钟恢复方案 不管是放到测试设置中，还是作为被测设备的一部分，时钟恢复都在进行准确的测试测量时发挥着重要作用。由于... 發(fā)表于：2011/2/21 基于FPGA的智能营区防冲击系统设计 摘要：为提高安防措施，延缓不法分子动作，确保营区安全，提出一种营区智能防冲击系统解决方案。该方案以移动物体的外形形状、车牌信息、车辆速度为输入特征，采用虚拟线圈感应、车牌识别、车辆测速、系统控制等方法 發(fā)表于：2011/2/20 基于FPGA的多DSP红外实时图像处理系统 多处理器系统已广泛应用于高速信号处理领域，为提高系统性能，更好地发挥多处理器优势，介绍采用基于FPGA的多DSF架构。利用FPGA作为数据调度核心，将处理器从繁杂的数据通信工作中解放出来，充分发挥了多处理器的并行工作能力，增强了系统的重构和拓展性。该系统已应用于工程实践中，以一块高密度电路板实现了从数据采集到图像校正、图像处理，以及图像显示的整个流程，能够满足对处理时间要求较高、较为复杂的图像处理算法的要求。 發(fā)表于：2011/2/20 基于MicroBlaze软核的液晶驱动程序设计 MicroBlaze采用功能强大的32位流水线结构，包含32个32位通用寄存器和1个可选的32位移位器，时钟频率可达150MHz；在Virrex一4FPGA上运行速率高达120DMIPS，仅占用Virtex—IIProFPGA中的950个逻辑单元。 發(fā)表于：2011/2/20 基于多相滤波的数字接收机的FPGA实现 摘要：给出了一种基于多相滤波的数字信道化接收机的实现方法，系统的处理带宽为875MHz，解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区，采用信道重叠的方法，连续覆盖瞬时带宽。在信道化 發(fā)表于：2011/2/19 基于PCI接口芯片外扩FIFO的FPGA实现 PCI 9054内部有六个可编程的 FIFO存储器，它们可分别实现 PCI发起读、写操作， PCI目标读、写操作和 DMA方式读、写操作。这里采用 DMA方式传输数据，可实现大量数据的突发传输而不丢失，数据通过 PCI 9054内部的 FIFO进行双向传输。为此，核心控制芯片 FPGA内部专门设计了与 PCI 9054进行数据通信的逻辑控制单元，通过查询 FIFO的当前状态，实时地把数据传送到相应的存储单元。. 發(fā)表于：2011/2/18 <…429430431432433434435436437438…>
