頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 基于FPGA和USB 2.0的高速數(shù)據(jù)采集系統(tǒng) 基于FPGA和USB2．0的高速實時數(shù)據(jù)采集系統(tǒng)，采用計算機的USB接口作為數(shù)據(jù)傳輸接口。軟件設(shè)計工作包括MCU的固件程序設(shè)計、計算機上USB接口驅(qū)動程序設(shè)計、計算機上應(yīng)用程序設(shè)計等幾部分。MCU在FPGA和計算機之間起橋梁的作用，既要對USB接口進(jìn)行控制，實現(xiàn)與計算機的通信，接受計算機的控制，又要對它與FPGA的接口進(jìn)行設(shè)置和控制，還會與FPGA進(jìn)行對話以實現(xiàn)對FPGA的工作模式進(jìn)行設(shè)置。 發(fā)表于：1/20/2011 基于FPGA的CCD相機時序發(fā)生器的設(shè)計 科學(xué)級CCD相機一般由高速CCD感光芯片、視頻信號處理器、時序控制器、時序發(fā)生器、時序驅(qū)動器、外部光學(xué)成像系統(tǒng)等部分組成，其中時序發(fā)生器性能的優(yōu)劣直接決定了相機的品質(zhì)參數(shù)。 發(fā)表于：1/20/2011 基于C8051F和FPGA的單片機實驗系統(tǒng)的設(shè)計 本系統(tǒng)是為單片機實踐教學(xué)而開發(fā)的，因此要求單片機的功能齊全，滿足教學(xué)中各種實驗的要求。一般的實驗板的功能有：模擬數(shù)字信號轉(zhuǎn)換實驗、通信接口實驗、存儲器實驗、各種顯示實驗，人機交互實驗等等。除此之外，還要考慮由于是非商業(yè)性質(zhì)的開發(fā)，對一些功能的精度要求不是很高，在選擇最理想價格的同時，選擇盡可能多而全的片上資源，留待后期開發(fā)擴(kuò)充。 發(fā)表于：1/20/2011 針對FPGA的完全可配置嵌入式32位RISC處理器 針對FPGA的完全可配置嵌入式32位RISC處理器,使用嵌入式微處理器的FPGA設(shè)計不斷增長。根據(jù)Dataquest的統(tǒng)計，一年大約啟動10萬個FPGA設(shè)計項目，其中約30％包含某種形式的微處理器。形成這種趨勢有幾個方面的原因。首先，數(shù)據(jù)流應(yīng)用更適合可編程硬件，同時嵌入 發(fā)表于：1/20/2011 基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計方案 基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計方案,1引言在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設(shè)計方案以FPGA為核心器件，制作 發(fā)表于：1/19/2011 基于單片機和可編程邏輯器件實現(xiàn)LED顯示屏 LED顯示屏主要由電流驅(qū)動電路及LED點陣陣列、控制系統(tǒng)和PC端管理軟件三部分構(gòu)成（圖1）?？刂葡到y(tǒng)負(fù)責(zé)接收、轉(zhuǎn)換和處理各種外部信號，并實現(xiàn)掃描控制，然后驅(qū)動LED點陣顯示需要的文字或圖案?？刂葡到y(tǒng)作為LED顯示屏 發(fā)表于：1/19/2011 ARM7與FPGA相結(jié)合的應(yīng)用 工業(yè)控制中往往需要完成多通道故障檢測及多通道命令控制（這種多任務(wù)設(shè)置非常普遍），單獨的CPU芯片由于其外部控制接口數(shù)量有限而難以直接完成多路檢控任務(wù)，故利用ARM芯片與FPGA相結(jié)合來擴(kuò)展檢控通道是一個非常好的選擇。這里介紹用Atmel公司ARM7處理器（AT91FR40162）和ALTERA公司的低成本FPGA芯片（cyclone2）結(jié)合使用完成多通道檢控任務(wù)的一種實現(xiàn)方法。 發(fā)表于：1/18/2011 采用MAX II器件實現(xiàn)FPGA設(shè)計安全解決方案 本文提供的解決方案可防止FPGA設(shè)計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設(shè)計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設(shè)計功能來實現(xiàn)這種安全性。選用MAX II器件來產(chǎn)生握手令牌，這是因為該器件具有非易失性，關(guān)電時可保持配置數(shù)據(jù)。而且，對于這種應(yīng)用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設(shè)計。 發(fā)表于：1/18/2011 基于FPGA的超聲診斷儀動態(tài)濾波器的設(shè)計 選用cycloneⅢ EP3C16Q240C8在FPGA內(nèi)實現(xiàn)數(shù)字電路，工作頻率高，同時各個模塊并行工作，能夠很好的解決系統(tǒng)時序上的問題。 發(fā)表于：1/18/2011 利用Virtex-5 FPGA實現(xiàn)最低功耗解決方案 分析功耗降低所帶來的益處，還將介紹Virtex-5器件中所采用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不犧牲性能。 發(fā)表于：1/18/2011 ?…432433434435436437438439440441…?
