国产综合激情偷乱人伦小说视频在线,国产乱人伦偷精品视频不卡

頭條

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

基于單片機(jī)和可編程邏輯器件實(shí)現(xiàn)LED顯示屏

LED顯示屏主要由電流驅(qū)動(dòng)電路及LED點(diǎn)陣陣列、控制系統(tǒng)和PC端管理軟件三部分構(gòu)成（圖1）?？刂葡到y(tǒng)負(fù)責(zé)接收、轉(zhuǎn)換和處理各種外部信號(hào)，并實(shí)現(xiàn)掃描控制，然后驅(qū)動(dòng)LED點(diǎn)陣顯示需要的文字或圖案?？刂葡到y(tǒng)作為L(zhǎng)ED顯示屏

發(fā)表于：1/19/2011

ARM7與FPGA相結(jié)合的應(yīng)用

工業(yè)控制中往往需要完成多通道故障檢測(cè)及多通道命令控制（這種多任務(wù)設(shè)置非常普遍），單獨(dú)的CPU芯片由于其外部控制接口數(shù)量有限而難以直接完成多路檢控任務(wù)，故利用ARM芯片與FPGA相結(jié)合來(lái)擴(kuò)展檢控通道是一個(gè)非常好的選擇。這里介紹用Atmel公司ARM7處理器（AT91FR40162）和ALTERA公司的低成本FPGA芯片（cyclone2）結(jié)合使用完成多通道檢控任務(wù)的一種實(shí)現(xiàn)方法。

發(fā)表于：1/18/2011

采用MAX II器件實(shí)現(xiàn)FPGA設(shè)計(jì)安全解決方案

本文提供的解決方案可防止FPGA設(shè)計(jì)被拷貝，即使配置比特流被捕獲，也可以保證FPGA設(shè)計(jì)的安全性。通過(guò)在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶(hù)設(shè)計(jì)功能來(lái)實(shí)現(xiàn)這種安全性。選用MAX II器件來(lái)產(chǎn)生握手令牌，這是因?yàn)樵撈骷哂蟹且资?，關(guān)電時(shí)可保持配置數(shù)據(jù)。而且，對(duì)于這種應(yīng)用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個(gè)參考設(shè)計(jì)。

發(fā)表于：1/18/2011

基于FPGA的超聲診斷儀動(dòng)態(tài)濾波器的設(shè)計(jì)

選用cycloneⅢ EP3C16Q240C8在FPGA內(nèi)實(shí)現(xiàn)數(shù)字電路，工作頻率高，同時(shí)各個(gè)模塊并行工作，能夠很好的解決系統(tǒng)時(shí)序上的問(wèn)題。

發(fā)表于：1/18/2011

利用Virtex-5 FPGA實(shí)現(xiàn)最低功耗解決方案

分析功耗降低所帶來(lái)的益處，還將介紹Virtex-5器件中所采用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不犧牲性能。

發(fā)表于：1/18/2011

基于FPGA的空間存儲(chǔ)器糾錯(cuò)系統(tǒng)的設(shè)計(jì)研究

　BcH(31，16)編譯碼算法，可以糾正3位錯(cuò)誤，用VerilogHDL可綜合語(yǔ)言描述以上的編碼糾錯(cuò)過(guò)程，軟件仿真和硬件下載都證明了算法的正確性和可行性。整套試驗(yàn)系統(tǒng)是模擬空間存儲(chǔ)器受到高能粒子的干擾而發(fā)生錯(cuò)誤，這對(duì)于我們AMS實(shí)驗(yàn)也是很關(guān)鍵的一步，現(xiàn)階段我們用到的防護(hù)措施是三倍冗余編碼糾錯(cuò)，但它占用的硬件資源比較多，而本文中所研究的循環(huán)BCH碼能夠節(jié)省資源，糾錯(cuò)效果也很明顯，所以它將會(huì)在AMS項(xiàng)目中得到實(shí)際的應(yīng)用。

發(fā)表于：1/17/2011

一種多開(kāi)關(guān)結(jié)構(gòu)的固態(tài)功控系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)

一種多開(kāi)關(guān)結(jié)構(gòu)的固態(tài)功控系統(tǒng)的設(shè)計(jì)開(kāi)發(fā),1引言隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展,國(guó)內(nèi)開(kāi)展先進(jìn)飛機(jī)配電系統(tǒng)研究的技術(shù)手段已比國(guó)外八十年代好得多,對(duì)固態(tài)功控系統(tǒng)研究,就是基于目前飛機(jī)配電系統(tǒng)的發(fā)展應(yīng)運(yùn)而生的,目前市場(chǎng)上的均為單開(kāi)關(guān)結(jié)構(gòu),最近

發(fā)表于：1/17/2011

基于FPGA的誤碼率測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了一種基于FPGA的誤碼率測(cè)試儀的方案，使用一片Altera公司的Cyclone系列的FPGA（EP1C6-144T）及相關(guān)的外圍電路，實(shí)現(xiàn)誤碼測(cè)試功能，主控計(jì)算機(jī)可以通過(guò)FPGA內(nèi)建的異步串行接口（UART）配置誤碼測(cè)試儀并讀取誤碼信息，由計(jì)算機(jī)完成誤碼分析。同時(shí)，該方案還提供了簡(jiǎn)易的數(shù)據(jù)顯示，可以在脫離計(jì)算機(jī)的情況下，進(jìn)行通信系統(tǒng)工作性能的定性分析。

發(fā)表于：1/17/2011

基于FPGA的DDS調(diào)頻信號(hào)的研究與實(shí)現(xiàn)

直接數(shù)字頻率合成器（DDS）技術(shù)，具有頻率切換速度快，很容易提高頻率分辨率、對(duì)硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。

發(fā)表于：1/17/2011

CDMA2000基帶信號(hào)發(fā)生器的FPGA+DSP實(shí)現(xiàn)

本設(shè)計(jì)的基帶信號(hào)發(fā)生器CDMA2000下行鏈路基帶模塊設(shè)計(jì)將移動(dòng)通信中的各種關(guān)鍵技術(shù)融為一體，形成具有整體性的CDMA數(shù)字基帶處理技術(shù)。在CDMA2000基帶設(shè)計(jì)過(guò)程中融入了軟件無(wú)線(xiàn)電的思想，提出了無(wú)線(xiàn)信號(hào)發(fā)生源CDMA2000無(wú)線(xiàn)傳輸技術(shù)的基帶處理方案，設(shè)計(jì)出信號(hào)源數(shù)字基帶處理的軟硬件實(shí)施方案，實(shí)現(xiàn)時(shí)運(yùn)用了FPGA+DSP這樣一種靈活的現(xiàn)代電子技術(shù)方案。

發(fā)表于：1/17/2011