123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

ARM7與FPGA相結(jié)合的應(yīng)用

工業(yè)控制中往往需要完成多通道故障檢測及多通道命令控制（這種多任務(wù)設(shè)置非常普遍），單獨的CPU芯片由于其外部控制接口數(shù)量有限而難以直接完成多路檢控任務(wù)，故利用ARM芯片與FPGA相結(jié)合來擴展檢控通道是一個非常好的選擇。這里介紹用Atmel公司ARM7處理器（AT91FR40162）和ALTERA公司的低成本FPGA芯片（cyclone2）結(jié)合使用完成多通道檢控任務(wù)的一種實現(xiàn)方法。

發(fā)表于：1/18/2011

采用MAX II器件實現(xiàn)FPGA設(shè)計安全解決方案

本文提供的解決方案可防止FPGA設(shè)計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設(shè)計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設(shè)計功能來實現(xiàn)這種安全性。選用MAX II器件來產(chǎn)生握手令牌，這是因為該器件具有非易失性，關(guān)電時可保持配置數(shù)據(jù)。而且，對于這種應(yīng)用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設(shè)計。

發(fā)表于：1/18/2011

基于FPGA的超聲診斷儀動態(tài)濾波器的設(shè)計

選用cycloneⅢ EP3C16Q240C8在FPGA內(nèi)實現(xiàn)數(shù)字電路，工作頻率高，同時各個模塊并行工作，能夠很好的解決系統(tǒng)時序上的問題。

發(fā)表于：1/18/2011

利用Virtex-5 FPGA實現(xiàn)最低功耗解決方案

分析功耗降低所帶來的益處，還將介紹Virtex-5器件中所采用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不犧牲性能。

發(fā)表于：1/18/2011

基于FPGA的空間存儲器糾錯系統(tǒng)的設(shè)計研究

　BcH(31，16)編譯碼算法，可以糾正3位錯誤，用VerilogHDL可綜合語言描述以上的編碼糾錯過程，軟件仿真和硬件下載都證明了算法的正確性和可行性。整套試驗系統(tǒng)是模擬空間存儲器受到高能粒子的干擾而發(fā)生錯誤，這對于我們AMS實驗也是很關(guān)鍵的一步，現(xiàn)階段我們用到的防護措施是三倍冗余編碼糾錯，但它占用的硬件資源比較多，而本文中所研究的循環(huán)BCH碼能夠節(jié)省資源，糾錯效果也很明顯，所以它將會在AMS項目中得到實際的應(yīng)用。

發(fā)表于：1/17/2011

一種多開關(guān)結(jié)構(gòu)的固態(tài)功控系統(tǒng)的設(shè)計開發(fā)

一種多開關(guān)結(jié)構(gòu)的固態(tài)功控系統(tǒng)的設(shè)計開發(fā),1引言隨著電子技術(shù)和計算機技術(shù)的迅猛發(fā)展,國內(nèi)開展先進飛機配電系統(tǒng)研究的技術(shù)手段已比國外八十年代好得多,對固態(tài)功控系統(tǒng)研究,就是基于目前飛機配電系統(tǒng)的發(fā)展應(yīng)運而生的,目前市場上的均為單開關(guān)結(jié)構(gòu),最近

發(fā)表于：1/17/2011

基于FPGA的誤碼率測試儀的設(shè)計與實現(xiàn)

本文提出了一種基于FPGA的誤碼率測試儀的方案，使用一片Altera公司的Cyclone系列的FPGA（EP1C6-144T）及相關(guān)的外圍電路，實現(xiàn)誤碼測試功能，主控計算機可以通過FPGA內(nèi)建的異步串行接口（UART）配置誤碼測試儀并讀取誤碼信息，由計算機完成誤碼分析。同時，該方案還提供了簡易的數(shù)據(jù)顯示，可以在脫離計算機的情況下，進行通信系統(tǒng)工作性能的定性分析。

發(fā)表于：1/17/2011

基于FPGA的DDS調(diào)頻信號的研究與實現(xiàn)

直接數(shù)字頻率合成器（DDS）技術(shù)，具有頻率切換速度快，很容易提高頻率分辨率、對硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點。

發(fā)表于：1/17/2011

CDMA2000基帶信號發(fā)生器的FPGA+DSP實現(xiàn)

本設(shè)計的基帶信號發(fā)生器CDMA2000下行鏈路基帶模塊設(shè)計將移動通信中的各種關(guān)鍵技術(shù)融為一體，形成具有整體性的CDMA數(shù)字基帶處理技術(shù)。在CDMA2000基帶設(shè)計過程中融入了軟件無線電的思想，提出了無線信號發(fā)生源CDMA2000無線傳輸技術(shù)的基帶處理方案，設(shè)計出信號源數(shù)字基帶處理的軟硬件實施方案，實現(xiàn)時運用了FPGA+DSP這樣一種靈活的現(xiàn)代電子技術(shù)方案。

發(fā)表于：1/17/2011

基于FPGA的高精度相位測量儀的設(shè)計方案

本系統(tǒng)選用Altera公司的QuartusII4。1作為硬件開發(fā)平臺，并采用VHDL語言進行電路設(shè)計。在設(shè)計中按功能劃分模塊，方便了調(diào)試與修改，且易于升級。同時，系統(tǒng)設(shè)計中還較多采用了同步時序電路來實現(xiàn)各個進程模塊的功能，從而有效避免了電路毛刺現(xiàn)象。此外，在相位測量模塊中，相位差計數(shù)塊還帶有鎖存功能，從而有利于輸出的相位差值顯示穩(wěn)定。

發(fā)表于：1/17/2011