chinese熟妇老女人hd视频,一本大道东京热加勒比久久

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

利用FPGA簡(jiǎn)化3GPP-LTE基帶開發(fā)

基帶處理信號(hào)通道是設(shè)計(jì)人員面臨的最大挑戰(zhàn)，但同時(shí)，它也為實(shí)現(xiàn)基站收發(fā)信臺(tái)的創(chuàng)新提供了絕佳機(jī)會(huì)。因此，目前其已然成為OEM廠商實(shí)現(xiàn)產(chǎn)品差異化的關(guān)鍵。隨著人們逐步認(rèn)識(shí)到，許多針對(duì)之前2G和3G系統(tǒng)的技術(shù)將無(wú)法滿足3GPP LTE，即第4代無(wú)線技術(shù)的性能和延遲要求，基帶架構(gòu)設(shè)計(jì)領(lǐng)域的競(jìng)爭(zhēng)也開始愈演愈烈。

發(fā)表于：1/15/2011

基于FT245BM和FPGA的USB接口設(shè)計(jì)

介紹了USB 協(xié)議芯片F(xiàn)T245BM的工作原理，設(shè)計(jì)了FT245BM與FPGA的接口電路，給出了FPGA發(fā)送和接收數(shù)據(jù)幀狀態(tài)機(jī)的Verilog語(yǔ)言的描述，并介紹了PC機(jī)軟件的設(shè)計(jì)方法。該電路被成功地應(yīng)用到光纖陀螺多路測(cè)試系統(tǒng)中，簡(jiǎn)化了電路設(shè)計(jì)，提高了測(cè)試效率。該設(shè)計(jì)具有很強(qiáng)的通用性。

發(fā)表于：1/15/2011

基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計(jì)

光纖陀螺儀是一種用來(lái)測(cè)量角速度的傳感器。為了檢測(cè)調(diào)制解調(diào)電路是否符合設(shè)計(jì)要求，并提高陀螺的實(shí)際應(yīng)用精度，本文設(shè)計(jì)了一種基于FPGA的光纖陀螺儀模擬表頭及其測(cè)試系統(tǒng)，能有效地檢測(cè)調(diào)制解調(diào)電路的性能。

發(fā)表于：1/15/2011

基于FPGA的多按鍵狀態(tài)識(shí)別系統(tǒng)設(shè)計(jì)

按鍵作為普通的輸入外設(shè)，在儀器儀表工業(yè)設(shè)備和家用電器中得到廣泛應(yīng)用。目前，按鍵輸入電路Ⅲ主要有2種：一種是非掃描方式可以判斷多鍵狀態(tài)(允許多鍵同時(shí)動(dòng)作)，但是不適用于大量按鍵情況，所需I/0端口多；另一種是掃描陣列方式，適用于大量按鍵，但不能多鍵同時(shí)動(dòng)作。因此，需要開發(fā)一種既適合大量按鍵又適合多鍵同時(shí)動(dòng)作，并能節(jié)省單片機(jī)(MCU)的口線資源的多按鍵狀態(tài)識(shí)別系統(tǒng)。這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn)，采用VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)，實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作，并簡(jiǎn)化MCU的控制信號(hào)。

發(fā)表于：1/15/2011

基于FPGA 的高階全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

提出了一種實(shí)現(xiàn)高階全數(shù)字鎖相環(huán)的新方法。該鎖相環(huán)以數(shù)字比例積分控制取代了傳統(tǒng)的一些數(shù)字環(huán)路濾波控制方法，具有電路結(jié)構(gòu)簡(jiǎn)單、控制靈活、跟蹤精度高、環(huán)路性能好和易于集成的特點(diǎn)。文中介紹了該高階全數(shù)字鎖相環(huán)的系統(tǒng)結(jié)構(gòu)和工作原理，對(duì)其性能進(jìn)行了理論分析和計(jì)算機(jī)仿真。應(yīng)用EDA 技術(shù)設(shè)計(jì)了該系統(tǒng)，并用FPGA實(shí)現(xiàn)了其硬件電路。仿真和硬件測(cè)試結(jié)果證實(shí)了該設(shè)計(jì)的正確性。

發(fā)表于：1/15/2011

采用FPGA的高速數(shù)據(jù)采集系統(tǒng)

FPGA與單片機(jī)相比，有著頻率高，內(nèi)部延時(shí)小，內(nèi)部存儲(chǔ)容量大等優(yōu)點(diǎn)，比單片機(jī)更適應(yīng)與高速數(shù)據(jù)采集的場(chǎng)合。因此，本文介紹了一種基于FPGA來(lái)實(shí)現(xiàn)高速數(shù)據(jù)采集的方法，A／D轉(zhuǎn)換器使用AD公司的AD9481，F(xiàn)PGA使用ALTERA公司的EP2C5Q208，存儲(chǔ)器使用HYNIX公司的HY57V641620。

發(fā)表于：1/15/2011

ADS8344和FPGA的高精度數(shù)據(jù)采集前端

ADS8344是TI公司生產(chǎn)的8通道、16住、高精度、低功耗A／D轉(zhuǎn)換芯片。本文介紹了ADS8344的主要特點(diǎn)，并給出以其和FPGA為基礎(chǔ)的數(shù)據(jù)采集系統(tǒng)，以及硬件電路和相應(yīng)的硬件描述語(yǔ)言設(shè)計(jì)方法。

發(fā)表于：1/15/2011

一種用于專業(yè)音頻傳輸系統(tǒng)的精確時(shí)鐘同步方法

在專業(yè)網(wǎng)絡(luò)音頻傳輸系統(tǒng)中，由于晶振制造工藝、環(huán)境溫度等因素導(dǎo)致主從節(jié)點(diǎn)音頻時(shí)鐘產(chǎn)生差異,引起系統(tǒng)失真率串升。而系統(tǒng)中以太網(wǎng)按照音頻采樣時(shí)鐘的節(jié)拍來(lái)傳輸音頻數(shù)據(jù)包。為此提出一種在物理層和MAC層的MII接口處進(jìn)行音頻采樣時(shí)鐘恢復(fù)的方案，同時(shí)設(shè)計(jì)相應(yīng)的時(shí)鐘調(diào)整算法進(jìn)行晶振頻率補(bǔ)償，以提高主從節(jié)點(diǎn)音頻時(shí)鐘的同步性。在Xilinx FPGA平臺(tái)上進(jìn)行實(shí)際測(cè)試驗(yàn)證，結(jié)果表明,傳輸系統(tǒng)的失真度（包含模數(shù)和數(shù)模轉(zhuǎn)換產(chǎn)生的失真）小于0.005%,長(zhǎng)期運(yùn)行的結(jié)果也表明了系統(tǒng)時(shí)鐘同步的穩(wěn)定性。

發(fā)表于：1/14/2011

基于PSoC芯片的倒車?yán)走_(dá)控制系統(tǒng)設(shè)計(jì)

PSoC傳感器應(yīng)用平臺(tái)在嵌入式系統(tǒng)中，控制芯片主要處理兩大類型的信號(hào)，一種是數(shù)字信號(hào)，另一種就是模擬信號(hào)。模擬信號(hào)通常來(lái)自于傳感器。要從這些模擬傳感器中獲得準(zhǔn)確的信號(hào)并不是一件容易的事情。模擬的輸出信

發(fā)表于：1/14/2011

基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

最常用的數(shù)據(jù)采集方案多以MCU為核心，控制多路信號(hào)的采集及處理。但由于單片機(jī)本身的指令周期以及處理速度的影響，對(duì)于多通道A/D進(jìn)行控制及數(shù)據(jù)處理，普通的MCU往往不容易達(dá)到要求。考慮到FPGA器件的高集成度、內(nèi)部資源豐富、特別適合處理多路并行數(shù)據(jù)等明顯優(yōu)于普通微處理器的特點(diǎn)，并針對(duì)大地電磁數(shù)據(jù)采集系統(tǒng)對(duì)實(shí)時(shí)性和同步性的要求，本文提出了一種多通道數(shù)據(jù)采集方案。采用FPGA與ARM相結(jié)合的設(shè)計(jì)，采集主控制邏輯用FPGA實(shí)現(xiàn)，ARM用來(lái)實(shí)現(xiàn)采集數(shù)據(jù)的存儲(chǔ)和數(shù)據(jù)傳輸控制。

發(fā)表于：1/14/2011