最新資訊

基于Spartan-3 FPGA的DSP功能實(shí)現(xiàn)方案

Spartan-3FPGA能以突破性的價(jià)位點(diǎn)實(shí)現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3FPGA針對(duì)DSP而優(yōu)化的特性，并通過實(shí)現(xiàn)示例分析了它們?cè)谛阅芎统杀旧系膬?yōu)勢(shì)。所有低成本的FPGA都以頗具吸引力的價(jià)格提供基本的邏輯性能，并能滿足廣泛的多用途設(shè)計(jì)需求。然而，當(dāng)考慮在FPGA構(gòu)造中嵌入DSP功能時(shí)，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲(chǔ)器等平臺(tái)特性。Spartan-3FPGA的面世改變了嵌入式DSP的應(yīng)用前景。雖然Spartan-3系列器件的價(jià)位可能較低，但它們同樣具有DSP設(shè)計(jì)所需的平臺(tái)特性。這些平臺(tái)特性能夠以較高的面積利用率實(shí)現(xiàn)信號(hào)處理功能，使設(shè)計(jì)達(dá)到更低價(jià)位點(diǎn)。Spartan-3器件用作協(xié)處理器或預(yù)/后處理器是非常理想的，它們將運(yùn)算密集型功能從可編程DSP上卸載下來以增強(qiáng)系統(tǒng)性能。1針對(duì)DSP而優(yōu)化賽靈思公司的Spartan-3器件采用90nm工藝技術(shù)以及300mm晶圓，大大降低了FPGA的成本。與此同時(shí)，這些器件還包括諸如嵌入式18×18位乘法器、大塊存儲(chǔ)器(18kb)、分布式RAM以及移位寄存器等關(guān)鍵DSP資源。這些高級(jí)特性意味著采用Spartan-3FPGA，能以比其它競爭

發(fā)表于：1/3/2011

FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì)

隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計(jì),已經(jīng)無處不在.在FPGA/CPLD設(shè)計(jì)中,狀態(tài)機(jī)是最典型、應(yīng)用最廣泛的時(shí)序電路模塊,如何設(shè)計(jì)一個(gè)穩(wěn)定可靠的狀態(tài)機(jī)是我們必須面對(duì)的問題.　　1、狀態(tài)機(jī)的特點(diǎn)和常見問題　　標(biāo)準(zhǔn)狀態(tài)機(jī)分為摩爾(Moore)狀態(tài)機(jī)和米立(Mealy)狀態(tài)機(jī)兩類.Moore狀態(tài)機(jī)的輸出僅與當(dāng)前狀態(tài)值有關(guān),且只在時(shí)鐘邊沿到來時(shí)才會(huì)有狀態(tài)變化.Mealy狀態(tài)機(jī)的輸出不僅與當(dāng)前狀態(tài)值有關(guān),而且與當(dāng)前輸入值有關(guān),這一特點(diǎn)使其控制和輸出更加靈活,但同時(shí)也增加了設(shè)計(jì)復(fù)雜程度.其原理如圖1所示.　　 　　根據(jù)圖1所示,很容易理解狀態(tài)機(jī)的結(jié)構(gòu).但是為什么要使用狀態(tài)機(jī)而不使用一般時(shí)序電路呢?這是因?yàn)樗哂幸恍┮话銜r(shí)序電路無法比擬的優(yōu)點(diǎn).　　用VHDL描述的狀態(tài)機(jī)結(jié)構(gòu)分明,易讀,易懂,易排錯(cuò);　　相對(duì)其它時(shí)序電路而言,狀態(tài)機(jī)更加穩(wěn)定,運(yùn)行模式類似于CPU,易于實(shí)現(xiàn)順序控制等.　　用VHDL語言描述狀態(tài)機(jī)屬于一種高層次建模,結(jié)果經(jīng)常出現(xiàn)一些出乎設(shè)計(jì)者

發(fā)表于：12/29/2010