最新資訊

基于FPGA的雙模前置小數分頻器的設計

頻率合成技術是現代通訊系統(tǒng)的重要組成部分,他將一個高穩(wěn)定和高準確度的基準頻率,經過四則運算,產生同樣穩(wěn)定度和基準度的頻率。分頻器是集成電路中最基礎也是最常用的電路。整數分頻器的實現比較簡單,可采用標準的計數器或可編程邏輯器件設計實現。但在某些場合下,時鐘源與所需的頻率不成整數倍關系,此時可采用小數分頻器進行分頻。本文利用VerilogHDL硬件描述語言的設計方式,通過ModelSimSE開發(fā)軟件進行仿真,設計基于FPGA的雙模前置小數分頻器。隨著超大規(guī)模集成電路的發(fā)展,利用FPGA小數分頻合成技術解決了單環(huán)數字頻率合成器中高鑒相頻率與小頻間隔之間的矛盾。1雙模前置小數分頻原理小數分頻器的實現方法很多,但其基本原理一樣,即在若干個分頻周期中采取某種方法使某幾個周期多計或少計一個數,從而在整個計數周期的總體平均意義上獲得一個小數分頻比,設要進行分頻比為K的小數分頻,K可表示為:式中:n,N,X均為正整數;n為到X的位數,即K有n位小數。另一方面,分頻比又可以寫成:式中:M為分頻器輸入脈沖數;P為輸出脈沖數。令P=10n,則:以上是小數分頻器的一種實現方法,即在進行10n次N分頻時,設法多輸入X個脈沖。2電路組成每

發(fā)表于:12/22/2010

基于FPGA的數據中繼器設計

1前言高速以太網可以滿足新的容量需求,解決了低帶寬接入、高帶寬傳輸的瓶頸問題,擴大了應用范圍,并與以前的所有以太網兼容。全雙工的以太網協議并無傳輸距離的限制,只是在實際應用中,物理層技術限制了最大的傳輸距離。不過可以通過使用高性能的收發(fā)器或鏈路擴展器來延長以太網鏈路的長度。但是面向流量高達數十G的高速以太網中,如何快速、可靠地實現數據的轉發(fā)與鏈路延伸并不是一件很容易的事情。尤其是高速以太網中,對設備時延非常敏感,因此要求數據中繼設備處理速度有足夠的快、同時還能夠對轉發(fā)的數據進行簡單分析與處理,才能實現高速、可靠的數據轉發(fā)功能。另一方面,在10G以太網標準出臺之前,就已經有多家廠商推出了基于10G以太網標準草案的10G以太網設備。國外廠商如Foundry、Cisco、Enterasys、Extreme、Forcel0、Nortel、A1catel、Juniper、Avaya、HP、Riverstone等公司紛紛推出了10G以太網設備,國內幾家著名的通信設備制造商,像華為、港灣也研發(fā)出具有自主知識產權的10G以太網產品。不同公司的產品、設備在對協議實現的一致性、互操作性、穩(wěn)定性、成熟性等方面都有所不同,因此要設計

發(fā)表于:12/22/2010