頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 Altera發(fā)售新的MAX V CPLD系列 擴(kuò)展其最受歡迎的CPLD產(chǎn)品的供應(yīng)，Altera公司(NASDAQ: ALTR)今天宣布推出MAX® V器件系列。與競爭CPLD相比，MAX V系列總功耗降低了一半，同時保持了最初MAX系列獨特的瞬時接通、單芯片和非易失特性。 發(fā)表于：12/7/2010 賽靈思發(fā)布Spartan-6 FPGA 和 Virtex-6 FPGA DSP 開發(fā)套件，進(jìn)一步豐富DSP 產(chǎn)品系列陣容 安富利電子元件、MathWorks、德州儀器、4DSP和賽靈思通力協(xié)作，共同推出新型套件，滿足市場從高性能到低成本DSP的全面需求 發(fā)表于：12/7/2010 基于單片機(jī)和FPGA的人機(jī)交互系統(tǒng)的設(shè)計 摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、電路結(jié)構(gòu)繁瑣的問題，同時為了發(fā)揮出單片機(jī)的靈活性和FPGA的高速性，系統(tǒng)采用C805lF020單片機(jī)和CycloneⅡ 發(fā)表于：12/7/2010 基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法 摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計算機(jī)上模擬實現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個模塊，采用VHDL語言完成對各個模塊的硬件描述，并使用Altera公司的Q 發(fā)表于：12/7/2010 一種基于FPGA的信道化接收機(jī)的研究與設(shè)計 現(xiàn)代電子戰(zhàn)場的電磁環(huán)境復(fù)雜多變，信號環(huán)境朝著密集化、復(fù)雜化、占用電磁頻譜寬帶化的方向發(fā)展。另一方面... 發(fā)表于：12/7/2010 直接數(shù)字頻率合成DDS原理及基于FPGA的實現(xiàn) 直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesis，DDS)是一種從相位概念出發(fā)直接合成所需要的波形的新的全數(shù)字頻率合成技術(shù)，該技術(shù)具有頻率分辨率高、頻率變化速度快、相位可連續(xù)性變化等特點，在數(shù)字通信系統(tǒng)中被廣泛采用，是信號生成的最佳選擇。目前市場上可以見到很多集成的、多功能的專用DDS芯片，像AD9835、AD9954、AD9959等。但是在某些場合，專用DDS芯片在控制方式、頻率控制等方面與系統(tǒng)的要求差別很大，現(xiàn)場可編程門陣列(FPGA)器件具有工作速度快、集成度高、可靠性高和現(xiàn)場可編程等優(yōu)點。利用它來設(shè)計符合自己需要的DDS電路是一個很好的解決方法。 發(fā)表于：12/7/2010 賽靈思“中國智造”引爆冬天里的FPGA千人培訓(xùn) ?12月3日，“2010 賽靈思 FPGA 最新課程大型技術(shù)研討會”在北京融金國際大酒店如期舉行。九點不到，會場已經(jīng)人聲鼎沸，依元素、安富利、科通等設(shè)置的簽到處已被擠得水泄不通，還不斷有工程師加入，簡直就是工程師的海洋。這里旺盛的人氣、對FPGA的熱忱與外面嚴(yán)寒的冬季形成鮮明的對比。 發(fā)表于：12/6/2010 賽靈思“中國智造”引爆冬天里的FPGA千人培訓(xùn) ?12月3日，“2010 賽靈思 FPGA 最新課程大型技術(shù)研討會”在北京融金國際大酒店如期舉行。九點不到，會場已經(jīng)人聲鼎沸，依元素、安富利、科通等設(shè)置的簽到處已被擠得水泄不通，還不斷有工程師加入，簡直就是工程師的海洋。這里旺盛的人氣、對FPGA的熱忱與外面嚴(yán)寒的冬季形成鮮明的對比。 發(fā)表于：12/6/2010 基于CPLD技術(shù)的A/D轉(zhuǎn)換組合研究 1引言A/D轉(zhuǎn)換組合是雷達(dá)目標(biāo)諸元數(shù)據(jù)轉(zhuǎn)換、傳輸?shù)暮诵牟考?一旦出現(xiàn)故障,目標(biāo)信號將無法傳送到信息處理中心進(jìn)行處理,從而導(dǎo)致雷達(dá)主要功能失效。某設(shè)備的A/D轉(zhuǎn)換設(shè)備結(jié)構(gòu)復(fù)雜,可靠性差,可維修性差,故障率高,因此,采用CPLD技術(shù)和器件研究A/D轉(zhuǎn)換組合,改善該設(shè)備的總體性能。2A/D轉(zhuǎn)換組合工作原理剖析A/D轉(zhuǎn)換組合作為武器系統(tǒng)的核心部件,接口特性和功能與武器系統(tǒng)的兼容,是新A/D轉(zhuǎn)換組合研制成功的前提,因此,必須對引進(jìn)A/D轉(zhuǎn)換組合進(jìn)行詳細(xì)的分析研究,提取接口特性及其參數(shù),分析組合功能和性能指標(biāo)。2.1組合工作原理及端口信號說明原A/D轉(zhuǎn)換組合由五個裝置組成,這五個裝置形成兩個完全相同且互相獨立的通道。每個通道包括一個預(yù)處理裝置、一個模數(shù)轉(zhuǎn)換和微調(diào)自檢裝置,如圖1所示：???A/D轉(zhuǎn)換組合與武器系統(tǒng)其它部分的電路連接端口有6個：端口1為電源端口,X2、X4為相互正交的輸入模擬信號,X5、X6為輸入脈沖信號,X3為輸出數(shù)字信號。輸入模擬信號X2和X4進(jìn)入預(yù)處理裝置,形成便于A/D轉(zhuǎn)換的信號。此信號進(jìn)入模數(shù)轉(zhuǎn)換和微調(diào)自檢裝置,得到輸出數(shù)字信號X3。每個通道將輸入模擬信號數(shù)字化,在端口X3形成8個數(shù)據(jù)位和1個符號 發(fā)表于：12/6/2010 一種基于FPGA分布式算法的濾波器設(shè)計實現(xiàn) 傳統(tǒng)數(shù)字濾波器硬件的實現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號處理器(DSP)來實現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，相對于傳統(tǒng)方法來說，其并行度和擴(kuò)展性都很好，它逐漸成為構(gòu)造可編程高性能算法結(jié)構(gòu)的新選擇。 發(fā)表于：12/6/2010 ?…444445446447448449450451452453…?
