頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求,提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù),該技術(shù)以FPGA為核心,搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路,可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號,并且與數(shù)字圖像信號疊加顯示,具有很強的通用性和靈活性。實驗結(jié)果表明,視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求,具備較高的應(yīng)用價值。 最新資訊 基于多DSP+FPGA的衛(wèi)星遙感圖像壓縮系統(tǒng)設(shè)計 目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下,且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此,筆者提出一種多DSP+FPGA的硬件設(shè)計結(jié)構(gòu),使用DSP取代FPGA完成核心算法,而僅用一個FPGA進行管理和控制。該硬件設(shè)計成本較低。1基于雙正交疊式變換的低復(fù)雜度圖像壓縮方法1.1雙正交重疊變換的快速整數(shù)實現(xiàn)在有損壓縮中,通常先對圖像矩陣進行正交/雙正交變換,使能量分布集中,表示更為稀疏。離散余弦變換(DCT)由于具有良好的去相關(guān)效果,并且存在相應(yīng)的快速算法,應(yīng)用廣泛。雙正交重疊變換繼承了DCT計算簡便、存儲要求低的特點,同時克服了DCT的塊效應(yīng)。這里以LBT為藍本提出雙正交重疊變換的快速整數(shù)實現(xiàn)算法,所有系數(shù)均采用分母為2的冪、分子為整數(shù)的分數(shù)近似,從而使整個變換過程只需要整數(shù)加法和位移運算。圖1給出了一維binLBT的實現(xiàn)流程,二維變換按先行后列的順序分別進行一維變換。1.2零樹編碼的簡化與改進SPIHT作為一種高效零樹編碼方法,對位平面進行了集合劃分,將大量的非重要位0集中到幾個具有特定模式的集合里面,并對含有重要位的此類集合進行劃分,直至將集合劃分為具 發(fā)表于:11/29/2010 基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)設(shè)計 引言本文探討在Virtex-5FPGA中實現(xiàn)設(shè)計的一些難題,然后用一個項目作為示范來詳解充分利用其功能集的技法。設(shè)計過程包括幾個步驟,從針對應(yīng)用選擇適合的Virtex-5開始。為便于本文敘述,我們假定IP模塊已經(jīng)過匯編,并且已經(jīng)就緒備用或已經(jīng)用COREGenerator生成。針對應(yīng)用選擇適合的器件多數(shù)音視頻采集器件都支持單信道,以Y/Cr/Cb數(shù)據(jù)格式生成源同步數(shù)字信號。DSP雖然有能力采集數(shù)字音視頻信號,也能夠執(zhí)行數(shù)字信號處理任務(wù),但通常卻僅支持少數(shù)幾條信道。本設(shè)計選擇了FPGA,事實證明這對于多信道輸入任務(wù)和信號處理任務(wù)都是良好的替代方案。圖1所示為典型的安全視頻監(jiān)視系統(tǒng),其中有一個3G/SD/HD/SDI視頻接口。在此設(shè)計中,攝像頭將3G—SDI格式的信息傳送到電路板,后者繼而收集數(shù)據(jù),并且以145.5MHz的最高時鐘頻率將其轉(zhuǎn)換成10位(Y/Cr/Cb格式)的源同步視頻數(shù)據(jù)(10/20位的接口)。電路板以96kHz的最高時鐘頻率處理源同步音頻數(shù)據(jù)。這里,存儲器的容量是512Mb,寬度是32位,所以FPGA必須支持高達2Gb的擴展能力。對于這個設(shè)計來說,F(xiàn)PGA必須支持多達十條數(shù)字音視頻源同步輸入信道( 發(fā)表于:11/29/2010 一種基于FPGA的RFID無線通信系統(tǒng)的實現(xiàn) 隨著計算機技術(shù)的迅速發(fā)展,電子信息技術(shù)越來越快地普及到各行各業(yè)的應(yīng)用中去。傳統(tǒng)的物流信息采集工作方... 發(fā)表于:11/29/2010 基于FPGA的卷積碼的編/譯碼器設(shè)計 為了解決傳統(tǒng)的維特比譯碼器結(jié)構(gòu)復(fù)雜、譯碼速度慢、消耗資源大的問題,提出一種新型的適用于FPGA特點,路徑存儲與譯碼輸出并行工作,同步存儲路徑矢量和狀態(tài)矢量的譯碼器設(shè)計方案。該設(shè)計方案通過在ISE9.2i中仿真驗證,譯碼結(jié)果正確,得到編碼前的原始碼元,速度顯著提高,譯碼器復(fù)雜程度明顯降低。并在實際的軟件無線電通信系統(tǒng)中信道編解碼部分得到應(yīng)用,性能優(yōu)良。 發(fā)表于:11/29/2010 基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計方案 本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計方法,它基于環(huán)形振蕩器原理,只占用片上普通邏輯資源(LE),無需使用專用邏輯資源(如MaxII中的UFM),從而提高了芯片的資源利用率;振蕩頻率可在一定范圍內(nèi)調(diào)整,振蕩輸出可以驅(qū)動內(nèi)部邏輯和外部器件引腳。本設(shè)計有較大的通用性,可方便地在不同CPLD器件間移植,使一些基于CPLD的片上系統(tǒng)(SoC)設(shè)計無需使用外部時鐘信號源,從而降低設(shè)計成本和難度,增加系統(tǒng)集成度。通過在Altera公司的MAX7000系列EMP7128LC84-15芯片上的實驗說明實現(xiàn)的方法。實驗實現(xiàn)的頻率范圍在8MHz~62MHz。仿真和硬件測試結(jié)果表明了該設(shè)計方法的正確性和可行性。 發(fā)表于:11/29/2010 賽靈思全球首演內(nèi)置28Gbps收發(fā)器的Virtex-7 HT系列支持下一代100-400Gbps通信系統(tǒng)應(yīng)用 適用于行業(yè)最高帶寬線路卡的全新 FPGA,可以提供多達 16 個 28Gbps 串行收發(fā)器,可支持所有主要的高速串行、光學(xué)和背板協(xié)議。全球著名的信號完整性專家Howard Johnson博士在賽靈思官網(wǎng)上發(fā)布的一段視頻中對Virtex-7 HT FPGA的28Gbps串行接收器進行了演示 發(fā)表于:11/24/2010 英特爾利用首款可配置英特爾® 凌動? 處理器為客戶提供更多選擇 不久前英特爾公司推出的六款英特爾® 凌動? E600系列系統(tǒng)芯片(研發(fā)代號“Tunnel Creek”),能幫助客戶輕松設(shè)計差異化定制產(chǎn)品,加快產(chǎn)品上市速度。今天,英特爾公司進一步發(fā)布了可配置的英特爾凌動處理器 E600C 系列,它將英特爾凌動E600 處理器和 Altera* 現(xiàn)場可編程邏輯門陣列(FPGA)融入了一個封裝內(nèi)。 發(fā)表于:11/24/2010 基于FPGA的交流電測量儀的設(shè)計 根據(jù)交流采樣的原理,設(shè)計出基于FPGA開方算法,解決了實時計算電壓有效值和頻率的問題。充分發(fā)揮FPGA硬件并行計算的特性,實現(xiàn)高速運算和可靠性的結(jié)合, 能夠較好地解決精度與速度的問題。為穩(wěn)定控制裝置快速判斷元件故障提供了充足時間,滿足電力系統(tǒng)實時性、可靠性的要求。 發(fā)表于:11/23/2010 基于FPGA的PPM調(diào)制解調(diào)系統(tǒng)設(shè)計 本文從工程應(yīng)用出發(fā),根據(jù)PPM的基本原理和數(shù)學(xué)模型,對PPM調(diào)制解調(diào)系統(tǒng)進行了設(shè)計,并用Verilog HDL語言在Quartus上完成了系統(tǒng)仿真。 發(fā)表于:11/22/2010 基于NiosⅡ處理器的TFT-LCD圖形顯示設(shè)計 主要闡述了以Altera公司的FPGA為核心的基于NiosⅡ軟核的嵌入式LCD圖形顯示設(shè)計方法。從系統(tǒng)的角度提出在LCD上顯示圖形的設(shè)計過程,給出搭建NiosⅡ軟核的系統(tǒng)整體結(jié)構(gòu)圖,并最終實現(xiàn)了圖形以及漢字在LCD上的顯示,最后總結(jié)出利用FPGA技術(shù)實現(xiàn)LCD圖形顯示的優(yōu)勢。 發(fā)表于:11/19/2010 ?…447448449450451452453454455456…?