頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 英特爾利用首款可配置英特爾® 凌動? 處理器為客戶提供更多選擇 不久前英特爾公司推出的六款英特爾® 凌動? E600系列系統(tǒng)芯片（研發(fā)代號“Tunnel Creek”），能幫助客戶輕松設計差異化定制產(chǎn)品，加快產(chǎn)品上市速度。今天，英特爾公司進一步發(fā)布了可配置的英特爾凌動處理器 E600C 系列，它將英特爾凌動E600 處理器和 Altera* 現(xiàn)場可編程邏輯門陣列（FPGA）融入了一個封裝內。 發(fā)表于：11/24/2010 基于FPGA的交流電測量儀的設計 根據(jù)交流采樣的原理，設計出基于FPGA開方算法，解決了實時計算電壓有效值和頻率的問題。充分發(fā)揮FPGA硬件并行計算的特性，實現(xiàn)高速運算和可靠性的結合, 能夠較好地解決精度與速度的問題。為穩(wěn)定控制裝置快速判斷元件故障提供了充足時間，滿足電力系統(tǒng)實時性、可靠性的要求。 發(fā)表于：11/23/2010 基于FPGA的PPM調制解調系統(tǒng)設計 本文從工程應用出發(fā)，根據(jù)PPM的基本原理和數(shù)學模型，對PPM調制解調系統(tǒng)進行了設計，并用Verilog HDL語言在Quartus上完成了系統(tǒng)仿真。 發(fā)表于：11/22/2010 基于NiosⅡ處理器的TFT-LCD圖形顯示設計 主要闡述了以Altera公司的FPGA為核心的基于NiosⅡ軟核的嵌入式LCD圖形顯示設計方法。從系統(tǒng)的角度提出在LCD上顯示圖形的設計過程，給出搭建NiosⅡ軟核的系統(tǒng)整體結構圖，并最終實現(xiàn)了圖形以及漢字在LCD上的顯示,最后總結出利用FPGA技術實現(xiàn)LCD圖形顯示的優(yōu)勢。 發(fā)表于：11/19/2010 基于FPGA與RS422的MⅢ總線轉換板設計 O引言機載數(shù)據(jù)總線在飛機上的地位非常重要。機載總線轉換板則是為計算機與機載設備之間的連接提供的硬件基礎。機載設備通過總線轉換板與計算機進行通信以收發(fā)數(shù)據(jù)。因此，用于測試系統(tǒng)的轉換板的研制與開發(fā)就成為航電發(fā)展的一個重要部分。本文介紹的MIII總線轉換板的主要功能是將機載火控設備的MIII總線數(shù)據(jù)轉換成串口數(shù)據(jù)，以方便實現(xiàn)與PC機的通信，這樣，PC機就可讀取機載設備數(shù)據(jù)或發(fā)送指令以操作總線設備。該轉換卡采用Top-Down自頂向下的設計方法，并綜合嵌入式可配置微處理器技術，來對系統(tǒng)進行模塊化設計。頂層模塊則采用圖形設計方式，底層模塊由VerilogHDL語言描述，并利用QuartuslI完成仿真及綜合，然后在ALTERA公司的CycloneII系列EP2C40芯片來實現(xiàn)。此設計提升了系統(tǒng)的處理速度和穩(wěn)定性。降低了系統(tǒng)的功耗和成本。1MIII總線介紹MIII總線是某型飛機火控電子設備的專用數(shù)據(jù)通信總線，又稱第三級總線。MIII總線是單向地址、雙向數(shù)據(jù)、半雙工通信總線。MIII總線的接口邏輯信號與電信號之間的邏輯關系是：邏輯“1”對應邏輯高電平;邏輯“0”對應邏輯高電平。MIII總線接口信號線根據(jù)功能可分為三組，即數(shù) 發(fā)表于：11/19/2010 基于可編程狀態(tài)機的Turbo譯碼器設計 介紹了基于常變量可編程狀態(tài)機(KCPSM)的Turbo譯碼器的設計。在該設計中采用Xilinx公司的嵌入式處理器IP核作為主控單元，使譯碼器的譯碼參數(shù)可根據(jù)使用情況通過程序進行調整,并在對硬件結構分析的基礎上說明了KCPSM控制系統(tǒng)的設計方法。 發(fā)表于：11/19/2010 基于FPGA的apFFT算法實現(xiàn) 全相位頻譜分析(apFFT)是傳統(tǒng)FFT的一種改進算法,能改善FFT的柵欄效應和截斷效應，具有頻譜泄露少、相位不變的特性。介紹采用FPGA器件實現(xiàn)apFFT算法，精度高于模擬式測量，并且適用性強、成本低，所得到的QuratusII仿真結果與Matlab軟件仿真結果一致。 發(fā)表于：11/18/2010 基于FPGA+DDS的信號源設計與實現(xiàn) 采用DDS+FPGA+DAC數(shù)字信號激勵器硬件電路和數(shù)字波形合成軟件算法設計實現(xiàn)了寬帶信號源所需要的各類信號，覆蓋30 MHz~1 GHz頻段，功率達到20 W。在完成了具體的設計和實驗后實現(xiàn)了樣機的制作，通過現(xiàn)場測試驗證了其完全滿足應用需求。 發(fā)表于：11/18/2010 基于NiosⅡ軟核處理器的電機調速控制系統(tǒng) 0引言以往的直流電機調速系統(tǒng)通常采用單片機或DSP進行控制，而單片機需要使用大量的外圍電路，且系統(tǒng)的可升級性差，如更換控制器，往往要對整個軟硬件進行重新設計，可重用性不高。而采用DSP作為主要控制器，如果碰到處理多任務系統(tǒng)時，一片DSP不能勝任，這時就需要再擴展一片DSP或者FPGA芯片來輔助控制，從而實行雙芯片控制模式。但這樣做，既增加了兩個處理器之間同步和通信的負擔，又使系統(tǒng)實時性變壞，延長系統(tǒng)開發(fā)時間。基于以上此類問題，本文提出了采用Altera公司推出的NiosⅡ軟核來控制直流電機調速系統(tǒng)，它的好處在于Ni-osⅡ屬于軟核處理器，可以直接通過軟件形式擴展成雙核乃至多核，無需外加芯片;再者NiosⅡ軟核處理器和所有外圍電路可以集成到一片F(xiàn)PGA芯片上來實現(xiàn)整個直流電機控制系統(tǒng)，這樣無疑大大減小了控制器體積和重量，設計人員也可以在短時間內完成整個系統(tǒng)的制作，提高了工作效率。本文利用Altera公司的FPGA芯片EP2C35F672C6作為系統(tǒng)控制器，采用數(shù)字PID算法對直流電機進行PWM閉環(huán)調速控制。并且利用硬件描述語言(VHDL)自行設計、生成PWM模塊和測速模塊，最后通過實驗驗證了該系統(tǒng)的可行性。1系 發(fā)表于：11/18/2010 一種基于FPGA的正弦波信號發(fā)生器的設計 摘要：現(xiàn)代測試領城中，經(jīng)常需要信號發(fā)生器提供多種多樣的的測試信號去檢驗實際電路中存在的設計問題。傳統(tǒng)的信號發(fā)生器多采用模擬電路搭建。以正弦波信號發(fā)生器為例，結合DDS直接數(shù)字合成技術，基于FPGA設計其他外圍 發(fā)表于：11/18/2010 ?…447448449450451452453454455456…?
