最好免费观看高清视频大全,最近中文字幕国语免费高清6,我女友的妈妈

頭條

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)設(shè)計

引言本文探討在Virtex-5FPGA中實現(xiàn)設(shè)計的一些難題，然后用一個項目作為示范來詳解充分利用其功能集的技法。設(shè)計過程包括幾個步驟，從針對應(yīng)用選擇適合的Virtex-5開始。為便于本文敘述，我們假定IP模塊已經(jīng)過匯編，并且已經(jīng)就緒備用或已經(jīng)用COREGenerator生成。針對應(yīng)用選擇適合的器件多數(shù)音視頻采集器件都支持單信道，以Y/Cr/Cb數(shù)據(jù)格式生成源同步數(shù)字信號。DSP雖然有能力采集數(shù)字音視頻信號，也能夠執(zhí)行數(shù)字信號處理任務(wù)，但通常卻僅支持少數(shù)幾條信道。本設(shè)計選擇了FPGA，事實證明這對于多信道輸入任務(wù)和信號處理任務(wù)都是良好的替代方案。圖1所示為典型的安全視頻監(jiān)視系統(tǒng)，其中有一個3G/SD/HD/SDI視頻接口。在此設(shè)計中，攝像頭將3G—SDI格式的信息傳送到電路板，后者繼而收集數(shù)據(jù)，并且以145.5MHz的最高時鐘頻率將其轉(zhuǎn)換成10位(Y/Cr/Cb格式)的源同步視頻數(shù)據(jù)(10/20位的接口)。電路板以96kHz的最高時鐘頻率處理源同步音頻數(shù)據(jù)。這里，存儲器的容量是512Mb，寬度是32位，所以FPGA必須支持高達(dá)2Gb的擴(kuò)展能力。對于這個設(shè)計來說，F(xiàn)PGA必須支持多達(dá)十條數(shù)字音視頻源同步輸入信道(

發(fā)表于：11/29/2010

一種基于FPGA的RFID無線通信系統(tǒng)的實現(xiàn)

隨著計算機(jī)技術(shù)的迅速發(fā)展，電子信息技術(shù)越來越快地普及到各行各業(yè)的應(yīng)用中去。傳統(tǒng)的物流信息采集工作方...

發(fā)表于：11/29/2010

基于FPGA的卷積碼的編/譯碼器設(shè)計

為了解決傳統(tǒng)的維特比譯碼器結(jié)構(gòu)復(fù)雜、譯碼速度慢、消耗資源大的問題，提出一種新型的適用于FPGA特點，路徑存儲與譯碼輸出并行工作，同步存儲路徑矢量和狀態(tài)矢量的譯碼器設(shè)計方案。該設(shè)計方案通過在ISE9.2i中仿真驗證，譯碼結(jié)果正確，得到編碼前的原始碼元，速度顯著提高，譯碼器復(fù)雜程度明顯降低。并在實際的軟件無線電通信系統(tǒng)中信道編解碼部分得到應(yīng)用，性能優(yōu)良。

發(fā)表于：11/29/2010

基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計方案

本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率；振蕩頻率可在一定范圍內(nèi)調(diào)整，振蕩輸出可以驅(qū)動內(nèi)部邏輯和外部器件引腳。本設(shè)計有較大的通用性，可方便地在不同CPLD器件間移植，使一些基于CPLD的片上系統(tǒng)(SoC)設(shè)計無需使用外部時鐘信號源，從而降低設(shè)計成本和難度，增加系統(tǒng)集成度。通過在Altera公司的MAX7000系列EMP7128LC84-15芯片上的實驗說明實現(xiàn)的方法。實驗實現(xiàn)的頻率范圍在8MHz～62MHz。仿真和硬件測試結(jié)果表明了該設(shè)計方法的正確性和可行性。

發(fā)表于：11/29/2010

賽靈思全球首演內(nèi)置28Gbps收發(fā)器的Virtex-7 HT系列支持下一代100-400Gbps通信系統(tǒng)應(yīng)用

適用于行業(yè)最高帶寬線路卡的全新 FPGA，可以提供多達(dá) 16 個 28Gbps 串行收發(fā)器，可支持所有主要的高速串行、光學(xué)和背板協(xié)議。全球著名的信號完整性專家Howard Johnson博士在賽靈思官網(wǎng)上發(fā)布的一段視頻中對Virtex-7 HT FPGA的28Gbps串行接收器進(jìn)行了演示

發(fā)表于：11/24/2010

英特爾利用首款可配置英特爾® 凌動? 處理器為客戶提供更多選擇

不久前英特爾公司推出的六款英特爾® 凌動? E600系列系統(tǒng)芯片（研發(fā)代號“Tunnel Creek”），能幫助客戶輕松設(shè)計差異化定制產(chǎn)品，加快產(chǎn)品上市速度。今天，英特爾公司進(jìn)一步發(fā)布了可配置的英特爾凌動處理器 E600C 系列，它將英特爾凌動E600 處理器和 Altera* 現(xiàn)場可編程邏輯門陣列（FPGA）融入了一個封裝內(nèi)。

發(fā)表于：11/24/2010

基于FPGA的交流電測量儀的設(shè)計

根據(jù)交流采樣的原理，設(shè)計出基于FPGA開方算法，解決了實時計算電壓有效值和頻率的問題。充分發(fā)揮FPGA硬件并行計算的特性，實現(xiàn)高速運算和可靠性的結(jié)合, 能夠較好地解決精度與速度的問題。為穩(wěn)定控制裝置快速判斷元件故障提供了充足時間，滿足電力系統(tǒng)實時性、可靠性的要求。

發(fā)表于：11/23/2010

基于FPGA的PPM調(diào)制解調(diào)系統(tǒng)設(shè)計

本文從工程應(yīng)用出發(fā)，根據(jù)PPM的基本原理和數(shù)學(xué)模型，對PPM調(diào)制解調(diào)系統(tǒng)進(jìn)行了設(shè)計，并用Verilog HDL語言在Quartus上完成了系統(tǒng)仿真。

發(fā)表于：11/22/2010

基于NiosⅡ處理器的TFT-LCD圖形顯示設(shè)計

主要闡述了以Altera公司的FPGA為核心的基于NiosⅡ軟核的嵌入式LCD圖形顯示設(shè)計方法。從系統(tǒng)的角度提出在LCD上顯示圖形的設(shè)計過程，給出搭建NiosⅡ軟核的系統(tǒng)整體結(jié)構(gòu)圖，并最終實現(xiàn)了圖形以及漢字在LCD上的顯示,最后總結(jié)出利用FPGA技術(shù)實現(xiàn)LCD圖形顯示的優(yōu)勢。

發(fā)表于：11/19/2010

基于FPGA與RS422的MⅢ總線轉(zhuǎn)換板設(shè)計

O引言機(jī)載數(shù)據(jù)總線在飛機(jī)上的地位非常重要。機(jī)載總線轉(zhuǎn)換板則是為計算機(jī)與機(jī)載設(shè)備之間的連接提供的硬件基礎(chǔ)。機(jī)載設(shè)備通過總線轉(zhuǎn)換板與計算機(jī)進(jìn)行通信以收發(fā)數(shù)據(jù)。因此，用于測試系統(tǒng)的轉(zhuǎn)換板的研制與開發(fā)就成為航電發(fā)展的一個重要部分。本文介紹的MIII總線轉(zhuǎn)換板的主要功能是將機(jī)載火控設(shè)備的MIII總線數(shù)據(jù)轉(zhuǎn)換成串口數(shù)據(jù)，以方便實現(xiàn)與PC機(jī)的通信，這樣，PC機(jī)就可讀取機(jī)載設(shè)備數(shù)據(jù)或發(fā)送指令以操作總線設(shè)備。該轉(zhuǎn)換卡采用Top-Down自頂向下的設(shè)計方法，并綜合嵌入式可配置微處理器技術(shù)，來對系統(tǒng)進(jìn)行模塊化設(shè)計。頂層模塊則采用圖形設(shè)計方式，底層模塊由VerilogHDL語言描述，并利用QuartuslI完成仿真及綜合，然后在ALTERA公司的CycloneII系列EP2C40芯片來實現(xiàn)。此設(shè)計提升了系統(tǒng)的處理速度和穩(wěn)定性。降低了系統(tǒng)的功耗和成本。1MIII總線介紹MIII總線是某型飛機(jī)火控電子設(shè)備的專用數(shù)據(jù)通信總線，又稱第三級總線。MIII總線是單向地址、雙向數(shù)據(jù)、半雙工通信總線。MIII總線的接口邏輯信號與電信號之間的邏輯關(guān)系是：邏輯“1”對應(yīng)邏輯高電平;邏輯“0”對應(yīng)邏輯高電平。MIII總線接口信號線根據(jù)功能可分為三組，即數(shù)

發(fā)表于：11/19/2010