最新資訊

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn)

在數(shù)字信號(hào)處理領(lǐng)域，離散時(shí)間系統(tǒng)的輸出響應(yīng)，可以直接由輸入信號(hào)與系統(tǒng)單位沖激響應(yīng)的離散卷積得到。離散卷積在電子通信領(lǐng)域應(yīng)用廣泛，是工程應(yīng)用的基礎(chǔ)。如果直接在時(shí)域進(jìn)行卷積，卷積過(guò)程中所必須的大量乘法和加法運(yùn)算，一定程度地限制了數(shù)據(jù)處理的實(shí)時(shí)性，不能滿(mǎn)足時(shí)效性強(qiáng)的工程應(yīng)用。本文從實(shí)際工程應(yīng)用出發(fā)，使用快速傅里葉變換(FFT)技術(shù)，探討卷積的高速硬件實(shí)現(xiàn)方法。1卷積算法的原理設(shè)線(xiàn)性時(shí)不變系統(tǒng)的沖激響應(yīng)為h(n)，則沖激響應(yīng)和輸入δ(n)之間有關(guān)系假設(shè)該系統(tǒng)的輸入為x(n)，輸出為y(n)，則根據(jù)線(xiàn)性時(shí)不變系統(tǒng)的定義，有根據(jù)式(3)，線(xiàn)性時(shí)不變系統(tǒng)的輸出信號(hào)可以由輸入信號(hào)與單位沖激響應(yīng)的卷積求得。實(shí)際應(yīng)用中，x(n)與y(n)的序列長(zhǎng)度均為有限的，假設(shè)均為N，顯然，求出N點(diǎn)的y(n)需要N2次復(fù)數(shù)乘法，當(dāng)序列長(zhǎng)度大時(shí)，所需計(jì)算量是龐大，在需要實(shí)時(shí)處理的系統(tǒng)中，難以滿(mǎn)足實(shí)時(shí)性要求。將M點(diǎn)序列x(n)，L點(diǎn)序列h(n)分別作擴(kuò)展，構(gòu)造新的序列x’(n)，h’(n)，使得長(zhǎng)度N滿(mǎn)足如下條件根據(jù)時(shí)域循環(huán)卷積定理，x(n)與h(n)的線(xiàn)性卷積可以用循環(huán)卷積來(lái)代替。即根據(jù)式(9)，給出了一種基于快速傅里葉變換(FFT)的卷積的實(shí)

發(fā)表于：12/8/2010