頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于FPGA 的嵌入式塊SRAM 的設計 文章中提出了一種應用于FPGA的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進行清零，且編程后為兩端口獨立的雙端存儲器。當與FPGA其他邏輯塊編程連接時，能實現(xiàn)FIFO等功能。 發(fā)表于：2/24/2011 基于FPGA的電子穩(wěn)像系統(tǒng)的設計 電子攝像系統(tǒng)已廣泛應用于軍用及民用測繪系統(tǒng)中，但是效果受到其載體不同時刻姿態(tài)變化或震動的影響。當工作環(huán)境比較惡劣，尤其是在航空或野外操作時，支撐攝像機平臺的震動會引起圖像畫面的抖動，令觀察者視覺疲勞，從面產生漏警和虛警。所以在運行中，如何穩(wěn)像成為十分重要的問題，特別是在長焦距、高分辨力的監(jiān)視跟蹤系統(tǒng)中更加突出。具璞蒿、實性性強、體積小巧等特點，得到更廣泛的應用。 發(fā)表于：2/24/2011 CPLD在發(fā)射機控制保護系統(tǒng)中的應用 新技術的發(fā)展使發(fā)射機控制保護電路的技術不斷進步，CPLD在實現(xiàn)控制保護電路功能方面有其獨到的優(yōu)勢，在國外這種模塊化的控制保護電路已經很普遍，跟上國際先進技術應是我們努力的方向。 發(fā)表于：2/24/2011 基于MAX7000系列CPLD的數據采集系統(tǒng) CPLD是復雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅動、內含ROM或FLASH(部分支持在系統(tǒng)編程)、可加密、低電壓、低功耗以及支持混合編程技術等突出特點。而且CPLD的邏輯單元功能強大，一般的邏輯在單元內均可實現(xiàn)，因而其互連關系簡單，電路的延時就是單元本身和集總總線的延時(通常在數納秒至十數納秒)，并且可以預測。所以CPLD比較適合于邏輯復雜、輸入變量多但對觸發(fā)器的需求量相對較少的邏輯型系統(tǒng)。MAX7000系列產品與高速數據采集系統(tǒng)的要求相符，十分適合于高速設計。由MAX7000系列CPLD設計的高速數據采集系統(tǒng)已經應用在電力系統(tǒng)某精確故障定位系統(tǒng)中。1高速數據采集系統(tǒng)的硬件結構對于一般的高速數據采集系統(tǒng)而言，除了采用高速的A/D轉換器、高速存儲器等高速器件之外，還要解決如何高速尋址、如何控制總線邏輯、如何進行高速存儲以及如何方便地與PC機交換數據等問題。這些問題都是設計一個高速數據采集系統(tǒng)所要共同面對的問題。兼顧這些共性問題，筆者設計了一套以精確故障定位為目的的高速數據采集系統(tǒng)。 發(fā)表于：2/24/2011 如何在POWERPCB中隱藏一部分PIN腳 由于一些板，尤其是U盤等面積很小的板，F(xiàn)LASH中只使用了為數不多的幾個PIN，為了可以讓其它PIN下面可以走線，增加GND網絡的面積，所以實際操作中要隱藏一些PIN。這需要如何操作呢？ 發(fā)表于：2/23/2011 2011 FPGA行業(yè)誰最給力？ 2010已成為歷史。Altera和Xilinx都宣布在2011年第一季度推出28nm FPGA，Archronix宣布在2011年第四季度推出22nm FPGA。也許，2011年末甚至2012年，Xilinx與Altera的28nm產品面對的是整整領先自己一代的Achronix 22nm產品，兩家也只有盡快推出穩(wěn)定的28nm產品，才能奪得市場先機。2011年，究竟誰最給力，讓我們拭目以待！ 發(fā)表于：2/21/2011 基于FPGA和DDS的壓電陶瓷驅動器驅動電源設計 針對壓電驅動微動平臺開發(fā)了一種快響應動態(tài)電源。以FPGA內建DDS作為驅動電源控制器及信號發(fā)生器，基于集成高壓運放設計了帶補償校正網絡的橋式功率放大器，并進行了理論分析、仿真與實驗研究。測試結果表明，該設計滿足了精密定位系統(tǒng)穩(wěn)定性、快速性及高精密的驅動要求。 發(fā)表于：2/21/2011 基于FPGA的信號小波實時處理方法 根據小波去噪的原理及特點，提出了用 FPGA實現(xiàn)小波實時信號處理的方法。實驗結果證明采用FPGA實現(xiàn)小波信號處理能在低信噪比的情況下有效去除噪聲，同時能夠滿足信號處理系統(tǒng)的實時性要求。 發(fā)表于：2/21/2011 星載FPGA混合時鐘域設計 設計了以XC2V3000為核心處理芯片的星載FPGA系統(tǒng)的涵蓋高速、中速、低速和甚低速的混合時鐘域，對混合時鐘域可靠性設計中的關鍵問題，如資源降額、時序冗余、布局布線等，做了深入研究，提出了基于全局時鐘網絡、時鐘鑒相、FIFO緩沖的多時鐘同步設計解決方案，并在實際工程中驗證了方案的可行性和可靠性。 發(fā)表于：2/21/2011 適合便攜應用的集成EMI濾波及ESD保護方案 如今的手機等便攜設備的尺寸日趨小巧纖薄，同時又在集成越來越多的新功能或新特性，如大尺寸顯示屏、高分辨率相機模塊、高速數據接口、互聯(lián)網接入、電視接收等，讓便攜設備的數據率及時鐘頻率越來越高。 發(fā)表于：2/21/2011 ?…427428429430431432433434435436…?
