123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

宏力半導(dǎo)體成為領(lǐng)先的微控制器晶圓代工廠

上海宏力半導(dǎo)體制造有限公司 (宏力半導(dǎo)體)，專注于差異化技術(shù)的半導(dǎo)體制造業(yè)領(lǐng)先企業(yè)之一，宣布其專為微控制器(MCU)開發(fā)的涵蓋高端及低端應(yīng)用平臺的工藝制程均已經(jīng)成功量產(chǎn)，包括低本高效的OTP ，高性能的eFlash (嵌入式閃存)以及EEPROM制程平臺。　

發(fā)表于：3/25/2011

法國DOCEA：用架構(gòu)性工具設(shè)計實現(xiàn)低功耗芯片和系統(tǒng)設(shè)計

不久前，華興萬邦分析師看到了國內(nèi)一些芯片設(shè)計公司在算法等方面極富創(chuàng)新，但是流片回來的系統(tǒng)級芯片(SoC)卻因局部溫度過高，或者設(shè)計不能達到預(yù)定功耗目標(biāo)而花費大量的時間修改芯片布局和重新進行后端設(shè)計。這延長了產(chǎn)品的上市時間，因此國內(nèi)廠商需要新的工具來實現(xiàn)架構(gòu)性的功耗和熱性能優(yōu)化，為此華興萬邦走訪了提供這種工具的新興EDA廠商DOCEA公司。

發(fā)表于：3/25/2011

一種空間相機的數(shù)據(jù)通信系統(tǒng)設(shè)計

在空間相機數(shù)據(jù)采集應(yīng)用中，為了滿足電路板體積重量以及可擴展性的要求，利用FPGA作為主控芯片，控制相機進行數(shù)據(jù)采集和傳輸。在數(shù)據(jù)通信系統(tǒng)中，F(xiàn)PGA替代了傳統(tǒng)的單片機作為CAN總線的主控制器，并給出了詳細的硬件電路設(shè)計方法。在對CAN協(xié)議控制器SJA1000進行功能及時序分析后，利用硬件語言對其通信流程進行設(shè)計。實踐證明，在嚴(yán)格的時序邏輯下，F(xiàn)PGA能夠控制CAN總線穩(wěn)定正確地對相機數(shù)據(jù)進行收發(fā)。

發(fā)表于：3/25/2011

基于FPGA的高精度信號源的設(shè)計

摘要：為進行高精度信號源的設(shè)計，同時降低設(shè)計成本，以CycloneII系列低端FPGA為核心，利用直接頻率合成技術(shù)，對正弦信號等數(shù)據(jù)進行1/4周期壓縮存儲到ROM中，在外部時鐘頻率為50MHz，實現(xiàn)了正弦信號源的設(shè)計，同時

發(fā)表于：3/25/2011

基于CPLD和MT8880的遠程控制及播音系統(tǒng)設(shè)計

介紹了一種基于CPLD和MT8880的遠程控制及語音通信的解決方案。給出了系統(tǒng)的原理框圖和關(guān)鍵電路，并對關(guān)鍵電路的工作原理進行了說明；最后給出了系統(tǒng)主機控制器中關(guān)鍵模塊的QUARTUS II設(shè)計圖及基于VHDL語言的MT8880收發(fā)程序源代碼。

發(fā)表于：3/25/2011

CPLD應(yīng)用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信

可編程邏輯器件PLD（Programmable logic Device）就是由用戶進行編程實現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC?？删幊踢壿嬈骷诂F(xiàn)代電子工程設(shè)計中得到了廣泛應(yīng)用。它是在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的，具有高密度，高速度，低功耗體系結(jié)構(gòu)和邏輯單元，靈活以及運用范圍寬等特點，同時還具有設(shè)計周期短，制造成本低，開發(fā)工具先進，標(biāo)準(zhǔn)產(chǎn)品無需測試，質(zhì)量穩(wěn)定及可實時布線檢驗等優(yōu)點。

發(fā)表于：3/25/2011

FPGA實現(xiàn)時分多址的一種改進型方法

摘要：利用FPGA實現(xiàn)時分多址的方法有很多種，但大多數(shù)方法都對FPGA芯片資源的占用非常巨大。針對這一問題，提出一種改進型方法來實現(xiàn)時分多址。通過使用FPGA芯片內(nèi)部的雙口隨機訪問存儲器(雙口RAM)，利用同一塊RAM采

發(fā)表于：3/24/2011

基于Max+PlusⅡ的PCM30／32路系統(tǒng)仿真

摘要：PCM是將模擬信號變換成數(shù)字信號的常用方法。為了研究PCM30／32路系統(tǒng)的發(fā)端時序與幀結(jié)構(gòu)，采用Max+PlusⅡ設(shè)計出了該系統(tǒng)的電路圖，并在Max+PlusⅡ中對該電路進行了仿真。仿真結(jié)果表明，PCM30／32路系統(tǒng)共包含3

發(fā)表于：3/24/2011

基于FPGA的部分響應(yīng)CPM信號解調(diào)器的設(shè)計

在現(xiàn)有的民用、軍用通信系統(tǒng)的眾多應(yīng)用領(lǐng)域中，為了實現(xiàn)高速率數(shù)據(jù)傳輸，提高頻譜利用率，必須采用帶寬效率更高的編碼、調(diào)制技術(shù)。在眾多的調(diào)制方式中，連續(xù)相位調(diào)制信號（CPM信號）具有恒包絡(luò)特性，它用于承載信息

發(fā)表于：3/24/2011

基于FPGA的IEEE-1394b雙向數(shù)據(jù)傳輸系統(tǒng)設(shè)計

本系統(tǒng)，采用800 Mb·s-1的總線傳輸速率，利用FPGA內(nèi)嵌的NIOSII處理器作為控制核心，實現(xiàn)了雙向傳輸，用異步傳輸方式傳輸主機端指令和攝像頭方位及狀態(tài)信息，用等時傳輸方式將攝像頭數(shù)據(jù)傳輸?shù)街鳈C端進行實時顯示。實驗表明，相對于1394a，該方案具有高速通信、可靠性高、實時性強等優(yōu)點，達到了預(yù)定目標(biāo)，運行良好。本系統(tǒng)研究的是1394設(shè)備與主機間的通信，在此基礎(chǔ)上還可以研究在脫離計算機的環(huán)境下，兩個1394設(shè)備間的通信傳輸以及多個設(shè)備的組網(wǎng)傳輸。

發(fā)表于：3/24/2011